Патенты с меткой «архитектурой»
Устройство ввода-вывода с изменяемой архитектурой
Номер патента: 1188746
Опубликовано: 30.10.1985
Авторы: Бадашин, Ланда, Леонтьев, Палагин, Погорелый, Решетников, Садовский, Сигалов, Слободянюк
МПК: G06F 13/10
Метки: архитектурой, ввода-вывода, изменяемой
...чего накопитель ПЗУ 53 отключается и при любых адресных кодах обращение производится к ОЗУ 54.Устройство работает в двух режимах.В первом режиме (триггер 9 в состоянии О) операционный блок обращается к основному запоминающему блоку 2 и к блоку 3 сопряжения с. периферийными устройствами обычным образом, К ячейкам дополнительного запоминающего блока 4 обращение происходит аналогично обращениям к ячейкам основного запоминающего блока: допускается запись и чтение информации из любой ячейки, Регистр 5 также может опрашиваться подобно ячейкам основного запоминающего блока (каждое из названных 15 20 25 30 35 40 45 50 55 устройств: основной запоминающий блок 2, дополнительный запоминающий блок 4 и регистр 5 имеют свои зоны адресов),Во втором...
Устройство управления доступом к магистрали в локальных сетях с магистральной архитектурой
Номер патента: 1515171
Опубликовано: 15.10.1989
Авторы: Казачинский, Прохоров, Трачевский, Штырба
МПК: G06F 13/36, G06F 9/50
Метки: архитектурой, доступом, локальных, магистрали, магистральной, сетях
...в блоках 3.1-3.И сопряжения. 1 4Выходы счетчиков подключены к вторым входам элементов 6 сравнения, на первых входах которых задается код Х абонента, определяющий его приоритет в сети., При поступлении К-го импульса на вход счетчика 5 на его выходе сформируется код Х = Х, Х, Х, Х.Если код Х совпадает с кодом приоритета Х на первом входе элемента 6 сравнения, то на его выходе появится сигнал который поступит на второй вход элемента И 8, на первый вход которого посупает сигнал запроса (ПРД) от ЗВМ-абонента. При наличии такого сигнала элемент И 8 с открытым коллектором заблокирует магистраль 2, закоротив ее на землю, что будет соответствовать захвату шины абонентом, код приоритета которого равен Х. Захват шины другими абонентами...
Многопроцессорная система с конвейерной архитектурой
Номер патента: 1575196
Опубликовано: 30.06.1990
Авторы: Митрофанов, Митрофанова, Нагулин
МПК: G06F 15/173
Метки: архитектурой, конвейерной, многопроцессорная
...запоминающим устройством 2, либо с оперативным запоминающим устройством 3 в зависимости от состояния коммутатора 4, управляемого процессором 5. Обработка данных начинается по готовности данных для считывания, о чем процессору 5 сообщает процессор 1 через специально выделенную в ОЗУ ячейку межпроцессорной связи, Цанные обрабатываются по заданному алгоритму, Пусть процессор 5 начал рабо. - тать с пакетом данных из оперативного запоминающего устройства 2. Процессор 1 запишет в этом же втором такте в оперативные запоминающие устройства 2 и.3 одновременно следующий пакет данных, полученный им извне и обработанный по соответствующему алгоритму.В третьем такте работы конвейера процессор 1 занесет третий пакет данных в оперативные запоминающие...