Устройство для решения задач сетевого планирования

Изобретение относится к вычислительной технике и может быть использорано для распределения заданий процессором вычислительной системы.Целью изобретения является расширение функциональных возможностейчстройства за счет определения последовательности исполнения заданий сетевого плана.1 ОНа фиг.1 представлена функциональная схема предлагаемого устройства;на фиг.2 - функциональная схема блока определения полустепеней захода,Устройство содержит блокзадания матрицы смежности, блок 2 определения полустепеней захода, многокаБальный таймер 3, блок 4 синхронизации, многоканальный счетчик 5, вход 6;начальной установки устройства,вход 7 пуска, выходы 8 признаков разрешения исполнения заданий сетевогоплана устройства, входы 9 признаковисполнения заданий сетевого планаустройства. 25Блок 2 определения полустепенейзахода содержит группу из В элементов ИЛИ-НЕ 1 О, причем вход 11 признака наличия (К,М)-й дуги блока 2(К=1В, М=1В, где В - количество вершин в графе) подключен кМ-му входу К-го элемента ИЛИ-НЕ 10группы, выход которого является выходом 12 признака от:утствия дуг,заходящих в К-ю вершину35 55 формула изобретения Устройство работает следчющим образом,Перед началом работы на вход 6 начальной установки устройства подают импульсный сигнал уровня "1". При этом каналы многоканального счетчика 5 обнуляются, выходы признаков переполнения всех каналов подключаются к выходам 8 устройства, обнуляются каналы.и признаки их переполнения многоканального таймера З.В блок 1 задания матрицы смежности заносят информацию о топологии сетевого графика. Каналы многоканального таймера 3, номера которых соответствуют номерам вершин (заданий) сетевого плана, загружают информацией, дополняющей код веса вершины до полной емкости канала (времени исполнения заданий), Цепи загрузки канала таймера 3 на фиг.1 не показаны, На вход 7 пуска устройства подают импчльс уровня "1", при этом блок 4 синхронизации формирует последовательность тактовых импульсов уровня "1",Блок 2 определения полустепенейзахода определяет вершины с нулевойполустепенью захода и разрешает ихмоделирование в каналах таймера 3.После того, как любой из каналов тачмера переполниться (моделированиеисполнения задания окончено) на соответствующем ему выходе признака переполнения появляется потенциал уровня"1". При этом блок 1 задания матрицысмежности исключает из топологиисетевого графика все дуги, исхоцящиеиз вершины, моделирование которойокончено и блок 2 определения полустепеней захода разрешает моделирование очередных вершин сетевого графика. Одновременно потенциал с выходапризнака переполнения канала таймераразрешает работу соответствующего емуканала счетчика 5. Таким образом, впроцессе работы в каналы счетчика 5будет записана информация о времени,которое прошло с момента окончаниямоделирования соответствующей каналувершины сетевого графика. При поступлении на суммирующий вход счетчика 5тактовых импульсов его каналы переполняются н последовательности, соответствующей последовательности моделирования вершин, При этом на выходе признака наличия переполнений иодном из выходов 8 устройства появляется потенциал уровня."1". При этомблок 4 синхронизации приостанавливает формирование тактовых импульсов.После того как задания сетевого плана, определенные потенциалами уровня "1" на выходах 8 устройства выполнены, на соответствующие им входы 9устройства подают сигналы уровня "1",При этом счетчик 5 отключает соответствующие каналы счетчика 5 от выходапризнака наличия переполнений и выходов признаков переполнения каналовПри этом счетчик 5 снимает сигналуровня "1" с выхода признака наличияпереполнений, При этом блок 4 синхронизации продолжает выработку тактовых импульсов. Работа устройства продолжается аналогично до тех пор, пока не будут выполнены все заданиясетевого плана. Устройство для решения задач сете.вого планирования, содержащее блокла многоканального счетчика, выходпризнака наличия переполнений которого поцключен к входу приостановаблока синхронизации.фЫ фО9 1 2 Составитель А.МишинТехред М.Ходанич , Корректор В.Кабаций Редактор Ю.Середа Заказ 178 б Тираж 568 Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СЧСР 1 13035, Москва, Ж, Раушская наб д. 4/5Производственно-издательский комбинат "Патент", г. Ужгород, ул. Гагарина, 101 5 15751 задания матрицы смежности, многоканальный таймер, многоканальный счетчик и блок синхронизации, вход пуска которого является входом пуска устрой 1 ства, причем выход блока синхронизации подключен к суммирующим входам многоканального таймера и многоканального счетчика, входы начальной установки которых подключены к одноименному входу устройства, о т л и ч а - ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства за счет определения последовательности исполнения заданий сетевого плана, в него введен блок определения полустепеней захода, причем выход признака наличия (К,М)-й дуги блока задания матрицы смежности (К=1В, М=1В, где В - количество вершин в графе) подключен к одноименному входу блока определения 99 6полустепеней захода, выход признакаотсутствия дуг заходящих в К-ю вершину которого подключен к входу разрешения работы К"го канала многоканального таймера, выход призйакапереполнения К-го канала которогоподключен к входу удаления,дуг,исходящих из К-й вершины блока заданияматрицы смежности и к входу разрешения работы К-го канала многоканального счетчика, выход признака переполнения которого является выходом признака разрешения исполнения К-го задания сетевого плана устройства,вход признака исполнения К-го задания сетевого плана устройства подключен к входу отключения К-го кана