Архив за 1985 год

Номер патента: 1160394

Опубликовано: 07.06.1985

Автор: Краснобаев

МПК: G06F 7/04

Метки: классов, остаточных, системе, сравнения, чисел

...входам соответ 50 ственно первого и второго элементов ИЛИ, выходы которых соединены с вторыми входами элементов соответственно третьей, пятой групп и четвертой,. шестой групп.55В предлагаемом устройстве числа А и В сравниваются в СОК .не с точностью до интервалаР +1)Ркак в известном, а внутри этсго интервала с точностью до единицы этого интервала. Это достигается путем дополнительного сравнения величин остатков ял и Ьл по наибольшему основанию Р СОК.На фиг. 1 и 2 представлена структурная схема устройства.Устройство содержит входы 1 и 2 первогб и второго чисел, первый и второй входные регистры 3 и 4, первый блок 5 хранения констант нулевнэации, блок 6 сравнения остатков а и Ьлпервый сумматор 7, первую группу изл И = - 1- Р сумматоров 8,...

Номер патента: 1160395

Опубликовано: 07.06.1985

Авторы: Авгуль, Герцев, Мищенко, Пархоменко, Терешко

МПК: G06F 7/38

Метки: арифметико-логический, модуль

...первОго элемента равнозначности соединен с первым входом четвертого элемента равноэначО ности, второй вход которого соединен с четвертым входом модуля, выход пятого элемента равнозначности является вторым выходом модуля, третий вход модуля соединен с третьим входом пер-"5 вого элемента равнозначности, первый вход модуля соединен с вторым входом второго элемента равнозначности, выход. которого соединен с вторым входом третьего элемента равнозначности,вы О ход которого соединен с вторым входом четвертого элемента равнозначности.На чертеже представлена схема предлагаемого модуля. 55Модуль содержит логические элементы 1 - 5 равнозначности, входы 6 - 9, выход 10 арифметических операций и 395 2выход 11 переноса (заема) и результата...

Номер патента: 1160396

Опубликовано: 07.06.1985

Авторы: Кричевский, Любарский

МПК: G06F 7/38

Метки: вычислительное, длиной, операндов, переменной

...блока соединен с информационным входом первого мультиплексора, управляющий вход которого соединен с первым управляющим входом блока маскирования и выходом длины маски регистра настройки, второй и третий выходы шифратора операций соединены соответственно со вторым управляющим входом. блока маскирования и входом кода операции арифметико-логического блока, входы режима и переноса которого соединены соответственно с выходами режима и переноса регистра настройки, выход блока маскирования является выходом результата устройства, вход шифратора операций является входом вида операций устройства, содержит второй и третий мультиплексоры и шифратор переноса, причем выход блока коррекции соединен с информационным входом блока маскирования,...

Номер патента: 1160397

Опубликовано: 07.06.1985

Авторы: Краснобаев, Семенов

МПК: G06F 7/49

Метки: возведения, модулю, степень, чисел

...схема предлагаемого устройстваУстройство содержит вход 1, входной регистр 2, дешифратор 3, первуюР - 1группу элементов ИЛИ 4, шиф степенью.Дешифратор 3 служит для преобра"зования входных операндов А из двоичного кода в десятичный.В.табл. 1 приведены значения, присвоенные паре выходных шин пешифратора при Р = 7.Шифратор 5 служит для преобразоьания чисел из десятичного кода вдвоичный. Количество входных шиншифратора 5 равно количеству элеменР тов ИЛИ 4 2 . Количество выходныхшин.шифратора 5 зависит от значениямодуля Р и величины степени п. Выходным шинам шифратора 5 присвоены знаиР - 1чения А (шой Р) для 1А2,В табл, 2 приведены значения,присвоенные выходным шинам шифратора 5 для значений Р = 7, и = 2,Р7, и = 3 и Р = 7, и = 4.Для заданного...

Номер патента: 1160398

Опубликовано: 07.06.1985

Авторы: Вариченко, Попович, Степанюк, Томин

МПК: G06F 7/49

Метки: варианты, его, матричное, умножения, чисел

...следующим образом. йи Множимое Л= О 2 +а, 2 и- + а 2+ а. и множитель В=ба 2 +и+бц 2 6 2+ 5 поступают на входы, блока Аормирования частичных произведений, где формируются слова , п. Выходы элементов И блока Аормирования частичных произведений соединены с входами сумматоров блока 2 суммирования частичных произведений. Так как 2 =1 по модулю М= =2 в .1, то умножение на степень двойки 2 равносильно циклическому сдвигу влево на т разрядов и -разрядной двоичной записи множимого, т.е. ли-. нейный сдвиг слов 1 , заменяется циклическим. Блок суммирования. частичных произведений осуществляет суммирование циклически сдвинутых слов частичных произведений. Слово частичных произведений первой ступени , поступает на входы суммы сумматоров...

Номер патента: 1160399

Опубликовано: 07.06.1985

Авторы: Золотовский, Коробков

МПК: G06F 7/49

Метки: избыточной, системе, счисления, умножения, четверичной

...входов первого одноразрядного четверичного регистрасумматора в четверичной системесчисления, а вторая группа выходовК-го табличного формирователя про .изведений соединена с второй группойинформационных входов р -го одноразрядного четверичного комбинационного сумматора в четверичной системесчисления, первая группа выходовИ-го табличного формирователя произведений соединена с второй группойинформационных входов и -го одноразрядного четверичного.комбинационно-.го сумматора в.четверичной системе 35счисления, группа выходов 9+1)-гоодноразрядного четверичного комбинационного сумматора в четверичнойсистеме счисления соединена с группой входов младшего разряда регистрамножителя, группы выходов разрядовкоторого соединены с перввм...

Номер патента: 1160400

Опубликовано: 07.06.1985

Авторы: Авгуль, Макареня, Мищенко, Терешко

МПК: G06F 7/50

Метки: одноразрядный, сумматор, четверичный

...входом третьегоэлемента РАВНОЗНАЧНОСТЬ, второй входкоторого является входом старшегоразряда первого операнда и соединенс вторым входом первого элемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА и первымвходом четвертого элемента РАКНОЗНАЧНОСТЬ, третий вход является входомстаршего разряда второго операнда исоединен с третьим входом первогоэлемента СЛОЖЕНИЕ ПО МОДУЛЮ ДВА; авыход - с вторым входом четвертогоэлемента РАВНОЗНАЧНОСТЬ, выход которого является выходом переноса сумматора.12- Х ОХц Х 5 аказ 3779/46 Подаисиое аж ШП 1 мПа,еит) 1Изобретен е относится к вычислительной технике и может быть исполь-. зовано ири построении быстродействующих устройств обработки цифровой информации.Целью изобретения является упрощение одноразрядного четверичного...

Номер патента: 1160401

Опубликовано: 07.06.1985

Автор: Бруфман

МПК: G06F 7/52

Метки: умножения

...содержит группу из (2 +1) триггеров 1, первую группу изКК элементов И-НЕ 2, группу из (2" -2) элементов И 3, вторую группу иэ (2 -1) элементов И-НЕ 4, Ю делителей 5 частоты, М селекторов-мультиплексоров 6 и И входов 7 множителей, причем счетный вход первого триггера 1 группы является входом множительного устройства, счетные входы каждого последующего триггера1 группы соединены с прямым выходом предыдущего, прямойвыход первого триггера 1 группы соединен с входами синхронизации М селекторов-мультиплексоров 6, выходы элементов И 3 группы соединены соответственно с первыми входами элементов И-НГ 4 второй группы начиная с второго, первый вход первого элемента И-НЕ 4 второй группы соединен с инверсным выходом второго триггера 1 группы, выходы...

Номер патента: 1160402

Опубликовано: 07.06.1985

Авторы: Криворучко, Крищишин, Черкасский

МПК: G06F 7/552

Метки: возведения, квадрат

...регистра, вторая группавходов второго блока памяти соединена с выходами (И-К) младших разрядоввходного регистра, выходы второгоблока памяти соединены с второй группой входов сумматора ( П - разрядность аргумента),551На чертеже представленаблок-схемаустройства, Устройство содержит входной регистр 1, два блока 2 и 3 памяти, сумматор 4 и выходной регистр 5.Диапазон изменения аргумента (О, 1)кразбивается на 2 подынтервалов. Внутри каждого-го подынтервала значение функции 9(Х) = Х определяется следующим образом У 1 Х)- Ц(Х,)Ц (ЬХ)=Ц(Х) где ТГ (х) = х, - 2 (х - к) - значение-Кфункции 9 (х ) =.3 Г в начальной точке м -го под- ынтервала с поправкой длясбалансированнойпогрешности; Хи в .начальнаяточка подынтервала,включающего в себя...

Номер патента: 1160403

Опубликовано: 07.06.1985

Авторы: Глезин, Ефимов

МПК: G06F 7/552

Метки: извлечения, квадратного, корня

...что приводит50к увеличению аппаратурных затрати снижению быстродействия. Цель изобретения - расширение функциональных возможностей устройства путем получения возможности вычисления функции д- а помимо Функции Га,Поставленная цель достигается тем, что устройство для извлечения квадратного корня, содержащее первый, блок памяти и первый сумматор, дополнительно содержит второй блок памяти, первый и второй коммутаторы, второй сумматор, элемент НЕ, элемент И, две группы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, вход выбора режима устройства соединен с управляющими входами первого и второго коммутаторов и первым входом элемента И, выход которого соединен с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ первой группы и входом переноса младшего разряда первого...

Номер патента: 1160404

Опубликовано: 07.06.1985

Авторы: Волков, Фойда, Чигирин

МПК: G06F 7/552

Метки: возведения, квадрат

...входов схемы сравнения,30вторые входы седьмого и восьмогоэлементов 2 И-ИЛИ соединены соответственно с выходом восьмого разрядарегистра основания и четвертым разрядным входом второй группы информационных входов схемы сравнения,выход "Больше" которой соединенс третьими входами элементов 2 И-ИЛИ,четвертые. входы которых соединеныс выходом "Меньше" схемы сравнения,выходы распределителя импульсов сое 40динены соответственно с входамиустановки регистра основания и всехдесятичных счетчиков, установочнымвходом преобразователя десятичного 04 4числа в число-импульсный код, пятым и шестым входамипервого и второго дешифраторов, тактовым входом блока возведения десятичной цифры в квадрат и тактовым входом схемы сравнеНа фиг, 1 представлена блок-схема...

Номер патента: 1160405

Опубликовано: 07.06.1985

Авторы: Горбиль, Демко, Котляров, Кухарь, Логунов

МПК: G06F 7/556

Метки: логарифмический, функциональный, цифровой

...резупьтата, информационный вход которого соединен с выходом первого счетчика, 50 счетный вход которого подключен к выходу переноса счетчика с предварительной установкой, информационный вход которого соединен с выходом вычитателя кодов второй вход кото рого подключен к входу предэкспоненциального коэффициента преобразователя, выход генератора импульсов соединен со счетным входом второго счетчика, выход блока задержки подключенк синхровходам первого и второгосчетчиков, вход подэкспоненциальногокоэффициента преобразователя соединен с входом установки счетчикас предварительной установкой.На чертеже изображена структурнаясхема предлагаемого устройства.Цифровой логарифмический функциональный преобразователь содержит вычитатель 1 кодов, у...

Номер патента: 1160406

Опубликовано: 07.06.1985

Авторы: Андрианов, Бурштейн, Гуржий, Завгородний, Чернявский, Шлякцу

МПК: G06F 7/556

Метки: времени, логарифмического, преобразования, степенных, функций, цифрового

...вычитания в числителе левой части уравнения (1), так как при этом осуществляют деление той же частоты, при которой получен цифровой аналог делителя, и, следовательно, получаемый первый период равен времени предыдущего дифференциала.Получение остальных периодов каждого диалога дифференциала логарифма функции делением эталонной частоты1 1 реализует уравнение (1) в целом.Последовательное суммирование аналогов логарифмического преобразования по количеству периодов реализует урдвцение преобразования, которое имеет вид1160406 4с управляемым коэффициентом пересчета., К 3 -триггер 11 первым импульсомв текущем цикле с выхода счетчика 8с управляемым коэффициентом пересчета переведен в состояние, котороеуровнем сигнала е выхода Й 5 -триггера 11...

Номер патента: 1160407

Опубликовано: 07.06.1985

Авторы: Бурба, Романов, Якушев

МПК: G06F 7/58

Метки: датчик, случайных, управляемый, чисел

...16 и блок 17возведения в степень,Датчик работает следующим образом.Непрерывные значения заданнойфункции распределения с блока 1 вводапоступают в блок 3 дифференцированияи кнантаватель 4. С блока 3 значения Гподаются в блок 6 памяти,откуда возвращаются на второй входблока 3, с второго выхода которогоснимаются значения второй производнойГи направляются в блок 7определения максимума. Этот блокопределяет наибольшее значение второйпроизводной заданной функции распределения и соответствующую ему абсциссу. По сигналу с .блока 7 блок 6 памяти выдает на вход делителя 8 значение первой производной, соответствующее участку наибольшей кривизны за3 1604 данной функции распределения. На другой вход делителя поступает умноженная на два с помощью...

Номер патента: 1160408

Опубликовано: 07.06.1985

Авторы: Евстигнеев, Кошарновский, Свириденко, Титов

МПК: G06F 7/72

Метки: классов, остаточных, системе, сложения

...цель достигаетсятем, что в устройство для сложенияв системе остаточных классов, содержащее группу сумматоров по модулям оснований системы счисления,входы которых соединены с соответствующими входами первого и второгооперандов устройства, а выходыявляются выходами результата устройства, введены два преобразователяв код остатка по дополнительномумодулю, сумматор по дополнительному модулю и схема сравнения,причем входы первого и второго преобразователей в код остатка по дополнительному модулю соединены с входами соответствующих операндов устройства, а выходы подключены квходам сумматора по дополнительному модулю, выход которого и выходы сумматоров по модулям основанийсистемы счисления подключены к входам схемы сравнения, выход...

Номер патента: 1160409

Опубликовано: 07.06.1985

Автор: Николайчук

МПК: G06F 9/36

Метки: адресации, памяти

...дешифратора команд подключенык входам элемента ИЛИ, выход которого подключен к первому входу вторсго элемента И, второй вход которого подключен к входу начала циклаустройства, выход второго элемента И подключен к синхровходу триггера, выход которого через элементзадержки подключен к первому входупервого элемента И, второй входкоторого подключен к входу началацикла устройства, выход первогоэлемента И подключен к входу устаногки в "0" триггера. На чертеже представлена схемаустройства для адресации памяти.Устройство содержит коммутатор1, дешифратор 2 адреса, регистры3 и 4, выход 5 дешифратора адреса,дешифратор 6 команд, элемент ИЛИ 1,элементы И 8 и 9 триггер 10 иэлемент 11 задержки. Устройство работает следующим образом.Предположим, что 1...

Номер патента: 1160410

Опубликовано: 07.06.1985

Авторы: Иванов, Чулошников

МПК: G06F 9/36

Метки: адресации, памяти

...адреса, входрегистра. младших разрядов адресасоединен с выходом счетчика младшихразрядов адреса, выходы регистровмладших и старших разрядов адресаявляются группой выходов устройства,введены элемент задержки, элементИЛИ и элемент И, первый вход которого соединен с трактовым входом устройства и первым входом элементаИЛИ, выход которого соединен со счетным входом счетчика младших разрядовадреса, выход переноса которого соединен со счетным входом счетчикастарших разрядов адреса, выходы счетчика младших разрядов адреса подключены к младшим разрядам второго входа схемы сравнения, установочные входы счетчика младших разрядов адресаи счетчика соединены с выходом регистра начала массива, входы управлениязаписью счетчиков старших и...

Номер патента: 1160411

Опубликовано: 07.06.1985

Автор: Чеботарев

МПК: G06F 9/48

Метки: запросов, кодирования, прерывания, приоритетного

...шифратора, введен вкаждый канал мультиплексор, причемкаждая группа запросных входов устройства соединена в первом канале ссоответствующей группой информацион- ф 5ных входов мультиплексора и входамисоответствующего элемента ИЛИ группы,группа выходов шифратора каждого канала соединена с группой управляющихвходов мультиплексора своего канала исоогветствующей группой входов регистра, группа выходов которого являетсягруппой выходов устройства, группывыходов мультиплексора каждого канала соединены с группами информационных входов му,чьтиплексора и входамиэлементов ИЛИ группы следующего канала, группа выходо " мультиплексора последнего канала соединена с группойвходов элемента ИЛИ и группой входовузла приоритета, группа выходов шифратора...

Номер патента: 1160412

Опубликовано: 07.06.1985

Авторы: Волобуев, Зуев, Никишина, Попов, Солдатов

МПК: G06F 9/50

Метки: приоритета

...содержащее узлы анализа по числуисточников запросов, а в каждом узле анализа группу элементов И и регистр, введены группа элементов И-НЕ, а в каждый узел анализа две группы элементов И-НЕ, причем первыи вход перЗО вого элемента И-НЕ первой группы и первый вход первого элемента И группы в каждом узле анализа соединеныс соответствующим запросным входом устройства, первый вход каждого-го 35 элемента И-НЕ первой группы и первый вход-го элемента И группы в каждом ;зле анализа ( 1 =2 и, число запросов) соединены с выходом (1 - 1)-го элемента И группы своего 40узла анализа, второй вход каждого элемента И-НЕ первой группы в каждом узле анализа соедицен с прямым выходом одцоимецогс разряда регистра своего узла анализа, первый вход...

Номер патента: 1160413

Опубликовано: 07.06.1985

Авторы: Ерохин, Коханый

МПК: G06F 9/50

Метки: приоритета

...канал, кроме первого, содержит второй элемент И на 1 (1= 1, , И) входов (гденомер канала), причем первый вход первого элемента И в каждом канале соединен с соответствующим информационным входом. устройства, выход первого элемента И соединен с Б-входом триггера канала, прямой выход которого соединен с входом элемента задержки, выход которого в первом канале соединен с первым выходом устройства, а во всех остальных каналах - с первым входом второго элемента И канала, при этом инверсный выход триггера каждого -го канала, включая первый, соединен с (д + 1)-м входом второго элемента И каждого последующего канала, выход второго элемента И каждого канала соединен с соответствующим выходом устройства и входом первого, элемента ИЛИ, выход...

Номер патента: 1160414

Опубликовано: 07.06.1985

Авторы: Замазий, Семерников, Телековец

МПК: G06F 11/30

Метки: блоков, логических

...соединенс вторым входом второго элементаИ, третьим входом соединенного свыходом второго коммутатора, информационные входы которого подключенык выходам первого регистра сдвига,входы установки в 0 первого и второго Р -триггеров подключены соответственно к выходам шестого и пятого элементов И, а входы элементаИЛИ соединены с выходом триггерасбоя и выходами первого счетчика. сутствию связи (прожигу) элемента матрицы соответствует логическая "1" в программе, а наличию связи - "0 .В каждом 1-м (1 = 1,2 к) цикле контроля на выходы 11 устройства и на информационные входы первого коммутатора 12 подается контрольный 1-разрядный код с выходов первого счетчика 8, а на управляющие входы коммутатора 2 и в блок 1 памяти - код адреса с выходов...

Номер патента: 1160415

Опубликовано: 07.06.1985

Авторы: Цыркин, Шумилов

МПК: G06F 11/30

Метки: дешифратора

...выходом элемента ИЛИ, выход первого элемента И через второйэлемент НЕ соединен с первым входомвторого элемента И, второй вход которого является стробирующим входомустройства, а выход - выходом неисправности устройства 2 3.Недостатком известного устройст 35ва является невозможность обнаружения неправильно выбранного выходадешифратора.Цель изобретения - повышение достоверности контроля,Поставленная цель достигается,тем, что в устройство для контролядешифратора, содержащее: элементИСКЛЮЧАЮЩЕЕ ИЛИ, входы которого сое динены с выходами контролируемогодешифратора, введен селектор-муль 1 типлексор, причем информационныевходы селектора-мультиплексора соединены с соответствующими выходамиконтролируемого дешифратора, адресные входы...

Номер патента: 1160416

Опубликовано: 07.06.1985

Авторы: Кавун, Кобяк, Фомич, Ярмолик

МПК: G06F 11/16

Метки: анализатор, многоканальный, сигнатурный

...0416 2и синхровход анализатора соединеныс установочным и синхрониэирующимвходами регистра соответственно,выходы которого являются выходамианализатора, введены блок переключателей и группу из ш элементов И,причем информационные входы анализатора соединены соответственно спервыми входами элементов И группы,вторые входы которых соединены соответственно с подвижными контактами переключателей блока, замыкающиеи размыкающие контакты которых соединены с шинами единичного и нулевого потенциалов соответственно,и (ш - 1) сумматоров по модулюдва (1 ) ш/2) образуют первую и вторую группы соответственно, выход К-гоэлемента И (К = 1, 2, , 1) группысоединен с первым входом (1 + 1- К) в .го сумматора по модулю двапервой группы, второй вход...

Номер патента: 1160417

Опубликовано: 07.06.1985

Авторы: Николаев, Титов, Храпко

МПК: G06F 11/16

Метки: узлов, цифровых

...входов которого рсоединена с группой выходов блокауправления и группой входов считывания блока памяти, группа выходовкоторого соединена с первой группойвходов блока сравнения, вторая 46группа входов которого соединена сгруппой выходов сигнатурного анализатора, информационный вход которо-го соединен с выходом селектора,синхровход которого соединен с первым выходом блока синхронизации,введен блок свертки по модулю два,элемент сложения по модулю два,триггер, индикатор, причем группавыходов проверяемого узла соединена 0с группой входов блока свертки помодулю два, выход которого соединенс информационным входом селектора,управляющий вход которого соединенс тактовым выходом блока Управления, Ывходом считывания блока памяти, первым входом...

Номер патента: 1160418

Опубликовано: 07.06.1985

Авторы: Павлов, Папаев, Смирнова, Усвяцов

МПК: G06F 11/16

Метки: импульсов, последовательности

...устройства соединен с входомвторого элемента НЕ и с первым входом третьего элемента И, второйвход которого соединен с выходомпервого элемента НЕ, выход второгоэлемента НЕ соединен с вторым входомвторого элемента И, выход которогосоединен с счетным входом второгосчетчика, выход которого соединен свходом первого элемента индикации,выход третьего элемента И соединенсо счетным входом третьего счетчика,выход которого соединен с входом второго элемента индикации,На фиг. 1 представлена схема предлагаемого устройства; на фиг. 2 - временные диаграммы, поясняющие ра-. боту устройства.3 11604Устройство содержит элемент ИЛИ 1,счетчики 2-4, регистр 5, блок 6сравнения, формирователь 7 импульсов,элемент И 8, элементы 9 и 10 индика"ции,...

Номер патента: 1160419

Опубликовано: 07.06.1985

Авторы: Горбель, Остроумов, Сидоренко, Тимонькин, Ткаченко, Харченко

МПК: G06F 11/18, H05K 10/00

Метки: асинхронных, выбора, мажоритарного, сигналов

...на входы устройства первым, который через открытый элемент И 7 проходит на объединенные Э, С и К -входы триггера 4. Переключившисв по его заднему Фронту, триггео 4 нулевым сигналом с инверсного выхода закрывает элемент И 7, запрещая тем самым прохождение импульсов, пришедших позже, на вход элемента 12 задержки, Сброс триггера 4 в исходное состояние осуществляется выход- ным сигналом, формируемым элементом ИЛИ 10. Мажоритарный элемент 5 реализует логическую Функцию к = х х +1 2 + х,х, + хх где х х х - сигналы, снимаемые с единичных выходов триггеров 1-3. Он открывает элемент6 после поступления на входы 13-15 устройства асинхронного импуль са, пришедшего вторым и разрешаетеМ самым его прохождение через эле" мент И 6 на...

Номер патента: 1160420

Опубликовано: 07.06.1985

Авторы: Караханов, Новиков, Романенко

МПК: G06F 11/22

Метки: диагностирования, диагностического, комбинационных, построения, схем, теста

...27, генератор 28 тактовых импульсов, элемент НЕ 29, второй триггер 30, первый элемент ИЛИ 31, переключатели 32-37 "ПитаниеПроверка окончена", "Нулевое. 10 состояние коммутатора", "Неисправность", "Самопроверка", "Отказ".Блок коммутации входов содержит элемент НЕ 38, первую группу элементов И 39, вторую группу элементов И 40, 15Блок имитации неисправности содержит реле 41-45 контакты реле 46-50,Блок сравнения и памяти с индикацией содержит сумматор 51 по модулю два, группу элементов И 52, группу 20 триггеров 53, группу элементов 54 индикации.Устройство работает следующим образрм.Включением переключателя 32 "Пи танйе" питание подается на установку. Переключателем 19 "Самопроверка" осуществляется подключение к устройству эталонной схемы...

Номер патента: 1160421

Опубликовано: 07.06.1985

Автор: Гребенников

МПК: G06F 13/00

Метки: вычислительной, каналами, связи, сопряжения, цифровой

...входовблока памяти.Кроме того, блок согласованияс каналами связи содержит группусчетчиков, группу сдвиговых регистров, группу элементов И, группу эле"ментов ИЛИ, группу генераторов одиночных импульсов, узел приоритета,группу приемопередатчиков, причемгруппа информационных входов сдвиговых регистров группы образует группуинформационных входов блока согласования с каналами связи, сбросовыевходы сдвиговых регистров группы,счетчиков группы и узла приоритетаобразуют сбросовый вход блока согласования с каналами связи, синхрЬвходы генераторов одиночных импульсовгруппы и узла приоритета образуютгруппу синхровходов блока согласования с каналами связи, группа входоввыборки узла приоритета образуетгруппу одноименных входов блока согласования с...

Номер патента: 1160422

Опубликовано: 07.06.1985

Авторы: Михайлов, Новиченко

МПК: G06F 13/00

Метки: абонентом, ввода-вывода, каналов, сопряжения

...блок управления коммутацией, первый и второй триггеры 8,1 и 8.2, элементы11604 10 И 9.1 и 9.2 первой и второй групп,первый и второй элементы И 10. 1 и10.2, третий и четвертый элементыИ 11.1 и 11.2, первый и второй элементы ИЛИ 12.1 и 12.2, шины 13-15второй группы выходов и шины 16 и 17первого и второго выходов блока 1,1связи с каналом, шины 18-20 второйгруппы выходов и шины 21 и 22 первого и второго выходов блока 1.2 связис каналом, шины 23 группы выходовблока 5.1 дешифрации адреса, шины 24группы выходов блока 5.2 дешифрацииадреса, шины 25-28 первого, второго,третьего, четвертого выходов блока 2 15задания режимов, шины 29-32 первого,второго, третьего, четвертого выходовблока 7 управления коммутации, шины33 и 34 первого и второго...

Номер патента: 1160423

Опубликовано: 07.06.1985

Автор: Омаров

МПК: G06F 13/00

Метки: вычислительной, многопроцессорной, системы, сопряжения

...группы входов команд формирователя управляющих сигналов, в каждый коммутирующий элемент матрицы введены два мультиплексора, причем третьи информационные вход и выход коммутирующего элемента 1-й строки и -го столбца матрицы подключены соответственно к четвертым информационным выходу и входу коммутирующего элемента -й строки и (1-1)-го столбца матрицы,третьи информационные вход и выход коммутирующего элемента д-й строки и первого столбца матрицы соединены соответственно с четвертыми информа" ционными выходами и входом коммутирующего элемента а-й строки и Б столбца матрицы, причем в каждом коммутирующем элементе матрицы ад- . ресный выход формирователя управляющих сигналов соединен через регистр адреса с адресными входами первого четвертого...