Устройство для адресации памяти

,85. Бюл. Р 21Николайчукевское отделениео-исследовательсонструкторскогоо института исто сесою техн иков(53) 681.325 (56) 1, Конт мый универса К 1-20. Техни И 13.035.008.2. Григор обеспечение тем. М., Эне(54) (57) УСТРОЙСТВО ДЛЯ АДРЕСАЦИИПАМЯТИ, содержащее дешифратор адреса и первый регистр, причем входдешифратора адреса подключен к адресному входу устройства, выход дешифратора адреса подключен к входувыборки первого регистра, информационный вход которого подключен кинформационному входу устройства,синхровход первого регистра подключен к входу записи ввода-выводаустройства, о т л и ч а ю щ е е с ятем, что, с целью расширения области применения за счет увеличения объема адресуемой памяти приограниченном количестве адресных разрядов, оно содержит второй ре"гистр, дешифратор команд, элементИЛИ, два элемента И, элемент задержки, триггер и коммутатор, причем выход первого регистра подключен к информационному входу второгорегистра, входы сброса и записи которого подключены соответственнок входу сброса устройства и выходу первого элемента И, выход второго регистра подключен к адресномувходу коммутатора, информационныйвход которого подключен к входу задания режима работы устройства,-й выход коммутатора подключен к1-му выходу задания режима работыустройства ( = 1, Ч где И - колчество адресуемых блоков памяти),вход дешифратора команд подключенк входу кода операции устройства,выходы дешифратора команд подключены к входам элемента ИЛИ, выходкоторого подключен к первому входу второго элемента И, второй входкоторого подключен к входу началацикла устройства, выход второго элемента И подключен к синхровходутриггера, выход которого черезэлемент задержки подключен к первому входу первого элемента И, второйвход которого подключен к входу начала цикла устройства, выход первого элемента И подключен к входуустановки "0" триггера.1 1Изобретение относится к вычислительной технике и может быть использовано при создании микропроцессорных систем с большим объемом памяти,Известно устройство, содержащеекуб памяти (объем памяти, ограниченный разрядностью адресной шинымикропроцессора, т.е. для КР 580 ИК 80 А64 Кбайт) и магистраль микро-ЭВМ,шины адреса и данных которой, а такжесигналы "Запись", "Чтение" и "Выдача" шины управления соединены ссоответствующими входами куба памяти 11.Основным недостатком усгройстваявляется ограниченный объем адресуемой памяти.Известно устройство, содержащеедешифратор адреса и регистр, причемвход дешифратора адреса подключенк адресному входу устройства,выход дешифратора адреса подключен квходу выборки регистра, информационный вход которого подключен кинформационному входу устройства,управляющий вход регистра подключенк входу записи ввода в выво устройства Я .Недостатком известного устройстваявляется невозможность использованиястандартных команд САУЛ, или Л 13 дляперехода к адресам, расположеннымв кубах памяти, отличных от нулевого, и стандартной команды ЙЕТБИЧдля возврата в нулевой куб.Цель изобретения - расширениеобласти применения за счет увеличения объема адресуемой памяти приограниченном количестве адресныхразрядов. Поставленная цель достигается тем, что в устройство для адресации памяти, содержащее дешифратор адреса и первый регистр, причем вход дешифратора адреса подключен к адресному входу устройства, выход дешифратора адреса подключен к входу выборки первого регистра, информационный вход которого подключен к информационному входу устройства, синхровход первого регистра подключен к входу записи ввода-вывода устройства, введены второй регистр, дешифратор команд, элемент ИЛИ, два элемента И, элемент задержки, , триггер и кокчутатор,причем выход160409 0 20 ЗО 4 О 45 5 О Б первого регистра подключен к информационному входу второго регистра, входы сброса и записи которого подключены соответственнок входу сброса устройства и выходупервого элемента И, выход второгорегистра подключен к адресномувходу коммутатора, информационныйвход которого подключен к входу задания режима работы устройства,-й выход коммутатора подключен к 1 -мувыходу задания режима работы устройства (1=1,И, где Ф - количествоадресуемых блоков памяти), входдешифратора команд подключен к входу кода операции устройства, выходы дешифратора команд подключенык входам элемента ИЛИ, выход которого подключен к первому входу вторсго элемента И, второй вход которого подключен к входу начала циклаустройства, выход второго элемента И подключен к синхровходу триггера, выход которого через элементзадержки подключен к первому входупервого элемента И, второй входкоторого подключен к входу началацикла устройства, выход первогоэлемента И подключен к входу устаногки в "0" триггера. На чертеже представлена схемаустройства для адресации памяти.Устройство содержит коммутатор1, дешифратор 2 адреса, регистры3 и 4, выход 5 дешифратора адреса,дешифратор 6 команд, элемент ИЛИ 1,элементы И 8 и 9 триггер 10 иэлемент 11 задержки. Устройство работает следующим образом.Предположим, что 1 -й выход коммутатора 1 подключен к входу управления 1 -го куба памяти, адресный вход которого подключен к входу адреса устройства.При включении питания микро-ЭВМ (или при начальной установке в процессе работы) В задающем генераторе микро-ЭВМ вырабатывается сигнал "Сброс", устанавливающий адресный вход в нулевое состояние и сбрасывающий в нулевое состояние регистр 4, нулевой код с выхода которого поступает на вход коммутатора 1 ч приводит к коммутации сигналов управления на вход нулевого куба памяти.3 .1Переход из куба в куб может осуществляться по командам: 1 МР АРРК - безусловный переход на адрес АРОК, СА 1 Л, АОРК - переход на подпрограмму с адреса АРОК, КЕТ возврат из подпрограммы,В таблице приведен фрагмент программы перехода из куба О н куб И и обратно. Для перехода из куба О в куб Я необходимо в основной программе записать в аккумулятор микропроцессора код И и по команде 07 Т записатьсодержимое аккумулятора в регистр 3 с адресом Е.По адресу программы ХХ 40 записывается в аккумулятор код куба памя-. ти И (команда М 71); к которому необходимо произвести переход, По следующему адресу ХХ 42 записана команда 011 Т Е, при этом в первом машинном цикле микропроцессор читает команду, во втором - адрес, а в третьем выдает на адресный вход уст; ройства адрес Е, на информационный вход код И, а на вход записи ввода-вывода сигнал "Запись В/В", при этом дешифратор 2 адреса вьщает .на выходе 5 логическую "1", подаваемую на управляющий вход регистра 3, который по приходу сигнала записи "ЗАПИСЬ В/В" записывает код 11 с информационного входа, т.е. на его выходе появляется код Н.При выполнении следующей команды СА 11, АРОК в первом машинном цикле микропроцессор считывает с информационного входа код команды СА 1.1, этот же код дешифрируется дешифратором 6 команд, который выдает логическую "1" на одном из входов,через элемент ИЛИ 7 поступаюЩую на первый вход первого элемента И 8, стробируя сигнал первого цикла команды. Дешифратор команд вьщает логическую "1" на первом выходе в случае появления на его входе кодов команд перехода СЗ 6 (1 МР), на вто 160409 4ром - С, (СЛ 1,1,), на трс тьем - О 9 6(КЕТ). Элемент И 8 необходим длятого, чтобы отличить коды командперехода от данных, могущих иметь5 тот же код (команды сопровождаютсясигналом М 1), Положительный импульсна выходе первого элемента И 8 позаднему фронту устанавливает триггер 10 в единичное состояние, поло жительный перепад через время,обусловленное элементом 11 задержки,появляется на первом входе второгоэлемента И 9, Время задержки элемента 11 подобрано так, что не .роисходит совпадения положительныхуровней на выходе элемента 11 задержки и сигнала М 1 команды, вовремя которой произошло переключение (в нашем случае команды СА 1.1.).Далее микропроцессор выполняет действия, предписанные командой СА 1 ЛПри приходе любой следующейкоманды сигнал первого машинногоцикла М 1 проходит через элемент И9 и по переднему фронту импульсана выходе элемента И 9 происходитзапись кода И с выхода регистра 3в регистр 4, а также сброс триггера 10. В это же время код Я посту пает на вход коммутатора 1 и, следовательно, сигналы управленияпамятью подключаются к кубу памяти И.Процесс возврата в исходныйкуб памяти происходит аналогично.По адресу УУ 40 (условно) записывается код первоначального куба памяти О в аккумулятор, по адресу УУ 42это значение записывается в регистр 40 3, и по команде.КЕТ происходит воз. врат в куб О .памяти по команде, записанной по адресу ХХ 47, после чегомикропроцессор выполняет основнуюисходную программу.45 Таким образом, имея в регистрахпо восемь разрядов, можно обеспечить расширение адресного пространства до 256 кубов памяти, т.е.16 Мбайт,11 б 0409 Основная программа ХХХХ ХХ 40 М 71 АКИ Код куба памяти М заносится в аккумулятор. ХХ 42 ОЧТ Содержимое аккумулятора записывается в регистр 3 с адресом Е О ХХ 44 САУЛ,Переход в куб 1 у 1 с адресом АЭГ)К АЭОК Выполнение подпрограмк 740 А, О Код исходного кубазаносится в аккумуля-.тор УУ 40 ОЧТ Код заносится в регистр3 Л 40 И,Т Возврат в куб О ХХ 47 Основная программа ф Адреса условные ВНИИПИ Заказ 3779/46 Тираж 710 Подписное Филиал ППП фПатектф, г,Ужгород, ул,Проекта, 4 АдресКубМнемокоп ( Операнд Комментарии