Вычислительное устройство с переменной длиной операндов

(19) (11) 1) б 06 Р 7/38 ОПИСАНИЕ ИЗОБРЕ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Вь ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(71) Ордена Ленина институт кибернетики им. В.М.Глушкова(56) 1, Джегер М. Проектированиемикропроцессоров на основе стандартных логических приборов.(54)(57) ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВОС ПЕРЕМЕННОЙ ДЛИНОЙ ОПЕРАНДОВ, содержащее регистры первого и второгооперандов, регистр настройки, шифратор операций, арифметико-логический блок, блок маскирования, первыймультиплексор и блок коррекции,причем выходы регистров первого ивторого операндов соединены соответственно с первым и вторым информационными входами арифметико-логического блока, выходы суммы и переносов которого соединены соответственно с первым и вторым информационными входами блока коррекции, первый и второй управляющие входы которого соединены соответственно свыходом режима регистра настройки ипервым выходом шифратора операций,выход суммы арифметико-логическогоблока соединен с информационным входом первого мультиплексора, управляющий вход которого соединен с пер 1 муправляющим входом блока маскирования и выходом длины маски регистранастройки, второй и третий выходышифратора операций соединены соответственно с вторым управляющим входом блока маскирования и входом кода операции арифметико-логическогоблока, входы режима и переноса которого соединены соответственно с выходами режима и переноса регистранастройки, выход блока маскированияявляется. выходом результата устройства, вход шифратора операций является входом вида операций устройства, о т л и ч а ю щ е е с я тем,что, с целью сокращения количестваоборудования, оно содержит второй итретий мультиплексоры и шифратор переноса, причем выход блока коррекции соединен с информационным входом блока маскирования, выходы регистров первого и второго операндовсоединены соответственно с информационными входами второго и третьегомультиплексоров, управляющие входыкоторых соединены с выходами длинымаски регистра настройки, выходыпервого, второго и третьего мультиплексоров, соединены с соответствующими входами шифратора переноса,выход которого является выходом:.переноса устройствавыходы второгои третьего мультиплексоров являютсясоответственно выходами старшихпеременных разрядов первого и второго операндов устройства.Изобретение относится к вычисли-тельной технике и может быть использовано при построении операционныхустройств высокопроизводительныхвычислительных машин, 5Известно вычислительное устройство, выполняющее операции над полямипеременной длины и содержащее регистры операндов, сумматор, коммутаторы,регистр результата 11. 1 ОНедостатком вычислительного уст,ройства является низкое быстродейст,вие, поскольку выполнение операцийнад полями переменной длины осуществляются побайтно. 15Известно вычислительное устройство, содержащее регистры операндов,регистр результата, сумматор, коммутаторы, регистр маски и преобразователи. В данном устройстве выполнение 20операции производится одновременнодля всего слова 121 .Недостатком устройства являютсязначительные аппаратурные затраты.Наиболее близким по технической 25сущности к изобретению является вычислительное устройство, содержащеерегистры первогои второго операндов, сумматор, блок коррекции, регистр настройки, шифратор, блок ло- Зогических операций, мультиплексор,блок маскирования и коммутатор, причем первый и второй выходы сумматора соединены соответственно с входами блока коррекции и мультиплексора, выходы регистров первого и вто 35;рого операндов соединены с первыми вторым входами сумматора, первыми вторым входами блока логическихопераций и первым и вторым информационными входами коммутатора, третий и четвертый информационные входы, выход и управляющий вход которого соединены соответственно с выходами сумматора, блока коррекции,45первым входом блока маскирования ипервым выходом шифратора, первыйвыход регистра настройки соединен.с первым входом блока коррекции,второй выход регистра настройки - суправляющим входом мультиплексора и 50вторым входом блока маскирования,рервый выход шифратора соединен свторым входом блока коррекции, второй выход шифратора подключен ктретьему входу блока маскирования,выход которого является первымвыходом устройства, управляющие входы регистров операндов, первый,второй, третий и четвертый входы регистра настройки и вход шифратора являются управляющими входами устройства И .Недостатком известного устройства являются значительные аппаратурные затраты и узкая область применения вследствие отсутствия возможности получения старших переменных разрядов операндов.Цель изобретения - сокращение количества оборудования. Поставленная цель достигается тем, что вычислительное устройство с йеременной длиной операндов, со держащее регистры первого и второгооперандов, регистр настройки, шифратор операций, арифметико-логический блок, блок маскирования, первый мультиплексор и блок коррекции, причем выходы регистров первого и второго операндов соединены соответственно с первым и вторым информационными входами арифметико-логического блока, выходы суммы и переносов которого соединены соответственно с первым и вторым информационными входами блока коррекции, первый и второй управляющие входы которого соединены соответственно с выходом режима регистра настройки и первым выходом шифратора операций, выход сум.щ арифметико-логического блока соединен с информационным входом первого мультиплексора, управляющий вход которого соединен с первым управляющим входом блока маскирования и выходом длины маски регистра настройки, второй и третий выходы шифратора операций соединены соответственно со вторым управляющим входом. блока маскирования и входом кода операции арифметико-логического блока, входы режима и переноса которого соединены соответственно с выходами режима и переноса регистра настройки, выход блока маскирования является выходом результата устройства, вход шифратора операций является входом вида операций устройства, содержит второй и третий мультиплексоры и шифратор переноса, причем выход блока коррекции соединен с информационным входом блока маскирования, выходы регистров первого и второго операндов соединены соответственно с информационными входами второго и третьего мультиплексо"10 Вход 20 0 0 1 1 0 1 0 1 Вход 21 0 1 0 1 0 0 1 Вход 19 О 0 0 0 1 1 1 1 Выход 15 0 1 1 1 0 0 0 1 50 Блок 7 маскирования аналогиченизвестному. Входная информация,поступающая на вход блока 7 маскирования, проходит на выход 25 без изменения при полной маске или навыход только те разряды, которые маскируются полем единиц,ров, управляющие входы которыхсоединены с выходами длины маскирегистра настройки, выходы первого,второго и третьего мультиплексоровсоединены с соответствующими входами шифратора переноса, выход которого является выходом переноса устройства, выходы вт л . третьегомультиплексоров являютСя соответст-венно выходами старших переменных. разрядов первогои второго операн-дов устройства.На фиг. 1 представлена схемавычислительного устройства с переменной длиной операндов; на фиг. 2 - 15пример схемы арифметико-логическогоблока,Устройство содержит ркгистр 1первого операнда, регистр 2 второгооперанда, арифметико-логическийблок 3, блок 4 коррекции, регистр 5настройки, шифратор 6 операций, блок.7 маскирования, первый мультиплексор 8, второй мультиплексор 9, третий мультиплексор 10, .шифратор 11 25переноса, выход 12 результата, выход13 старшего переменного разряда,первого операнда, выход 14 старшегопеременного разряда второго операнда, выход 15 переноса, вход 16 режима, входы 17 длины маски, вход 18переноса, входы 19-21 второго шифратора 11, входы 22-24 кода операции,режима и переноса блока 3 суммирования, выход 25 блока маскирования,входы 26-36 вида операций,35Арифметико-логический блок 3(фиг. 2) содержит арифметико-логические четырехразрядные узлы 37, реализованные на микросхемах 100 ИП181, элементы И-ИЛИ 38, элемент И 39,входы 40 и 41 операндов, выходы 42суммы и 43 переносов,Шифратор 1 1 переноса осуществляет выработку переноса из старшегопеременного разряда результата: Семиразрядный регистр 5 настройки содержит данные, необходимые длян работы вычислительного устройства переменной длиной. Первый разряд (вход 16 и первый выход регистра 5 настройки) " двоичная или двоичнодесятичная арифметика. В первом случае информация с выхода блока 3 проходит. ырез блок 4 коррекции без изменения. Во втором случае осуществляется коррекция результата в соответствии со значениями тетрадных переносов. Второй - шестой разряды (вход 17 и второй выход регистра 5 настройки) - параметр длины маски. Седьмой разряд (вход 18 и третий выход регистра 5 настройки) - перенос в младший разряд устройства.Шифратор 6 операций осуществляет преобразование сигналов вида операции в сигналы управления арифметикологическим блоком и блоком маскирования согласно таблицы,Устройство работает следующим образом.На регистры 1 и 2 принимаются операнды, На регистр 5 настройки заносится код, определяющий выполнение двоичных или двоично-десятичных арифметических операций, длину операндов и перенос в младший разряд, На шифратор 6 операций по одному из входов 26-36 поступает информация о виде операции, которую следует выполнить.Операнды поступают на вход блока, где по коду операции на входе 22, по режиму работы на входы 23 и с учетом переноса на входе 24 выполняется заданная операция.Результат с блока 3 поступает на блок 4 коррекции, где в случае двоично-десятичной арифметики производится необходимая коррекция в зависимости от того, сложение или вычитание выполнялось в устройстве, При двоичной арифметике результат передается через блок 4 коррекции без изменения на вход блока 7 маскирования, По значению длины маски, поступающей с выхода длины маски регистра 5 настройки, и разрешению маскирования, поступающему с выхода шифратора 6 операций, получаем на выходе 25 блока 7 маскирования результат, у которого в разрядах с номерами большими, чем значение кода длины маски будут нули. С выхода 25 блока 7 мас1160396 реноса из . старшего переменно - го разряда, как и в известном устройстве не учитывает - ся. 10 1Входы Тип опе- рации Выходы 39 38 1 1 М Маска Разумма ность О О О О О . 1 О О О О О 1 О О О О О 26 О 27 О О О О О О 28 О О О О О О 30 1 1 1 О, 1 О О О О 1 О О О 1 1 1 1 О 1 О 32 О 33 Х+У 1. 34 Х-Т О 35 Маска Х О О О О О О . О О 1 О О 36 . Маска У О О О П р и м е ч а н и е. Х, У - первый и второй операнды, Б , Б, Б Б М - позиции кода управления арифметика-логическим блоком. кирования поступает на выход 12 результата устройства.Значения операндов с выходов регистров 1 и 2 и значение суммы с выхода блока 3 поступают на входы мультиплексоров 9, 10 и 8, где по значению кода длины маски производится выбор старших переменных разрядов операндов и оуииы. ПопученС;. .-.- чения поступают на шифратор 11 пе- реноса, на выходе которого появляется сигнал, равный единице, если имел место перенос из переменного старшего разряда блока 3, и нуль в противном случае.При работе с двоично - деся - тичной арифметикой значение пеХЛУ О Х 7 О Х О Т О Х 7 О Положительный эффект изобретения состоит в сокращении количества оборудования, тц чуемого для реализации устройства (иэ состава устройства исключаются коммутатор и блок логических операций, объем оборудования которых существенно больше, чем введенных двух мультиплексоров, и шифратор переноса). Кроме того., в предложенном устройстве определяются также старшие переменные разряды операндов.