Устройство для контроля логических блоков

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 4(5 ВИДЕТЕЛЬСТ У ВТОР СИ О ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙОПИСАНИЕ ИЗО(71) Таганрогский радиотехнический институт им. В.Д.Калмыкова (53) 62 1,325(088.8)(56) Авторское свидетельство СССР У 561965, кл. С 06 Г 11/00, 1977.Авторское свидетельство СССР В 826357, кл. С 06 Р 11/20, 1980, (54)(57) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ Л - ГИЧЕСКИХ БЛОКОВ, содержащее блок сравнения, блок индикации, первый счетчик, первый регистр сдвига, элемент ИЛИ и блок управления, содержащий генератор импульсов, формирователь импульсов, второй счетчик, дешифратор и первый элемент И, выход генератора импульсов соединен с частотным входом формирователя импуль сов, первый выход которого соединен с первым входом первого элемента И и входом второго счетчика, выход которого подключен к входам дешифратора, один выход которого соединенг с вторым входом первого элемента И,; выход элемента ИЛИ соединен с входом управления формирователя импульсов, выходы группы первого счетчика являются выходами устройства, тактовый вход первого регистра сдвига соединен с вторым выходом формирователя импульсов, выход первого элемента И подключен к счетному входу первого счетчика,.о т л и ч а ющ е е с я тем, что, с целью повыше" ния быстродействия, в него введены блок памяти, второй регистр сдвига,ЯО 11604 первый и второй коммутаторы, второй и третий элементы И, первый и второй Р- триггеры, триггер сбоя, а блок управления содержит четвертый, пятый, и шестой элементы И, один выход дешифратора и второй выход формирователя импульсов подключены к соответствующим входам четвертого элемента И, первый выход формирователя импульсов соединен с первыми входа" ми пятого и шестого элементов И, дру" гие выходы дешифратора соответственно соединены с вторыми входами пятого и шестого элементов И, информационный вход триггера сбоя соедиФ%нен с выходом блока сравнения,а управляющий вход подключен к выходу четвертого элемента И, выходы второго счетчика соединены с управляющими входами первого и второго коммутаторов и адресными входами блокав памяти, выход которого соединен с информационными входами первого и второго 2 -триггеров, управляющие ВХОДЫ КОтОрЬМ СОЕДИНЕНЫ С ВЫХОдаМИ Вав 4( соответственно третьего и второго элементов И, первые входы которых соединены с вторым выходом формирователя импульсов и тактовым входом второго регистра сдвига, управляющий вход которого и управляющий вход первого регистра сдвига соединены соответственно с другими выходами деаифратора, информационный вход первого регистра сдвига подключен к неинвертирующему выходу первого 2 -триггера, инвертирующим выходом соединенного с вторым входом первого элемента И, третин входкоторого подключен к выходу первогокоммутатора, информационные входы1160414 которого соединены с выходами первого счетчика и входами первой груп-пы блока индикации, входы второйгруппы которого являются входамиустройства и соединены с входамипервой группы блока сравнения, входы второй группы которого соединены с входами третьей группы блокаиндикации и выходами второго регистра сдвига, информационный вход которого подключен к неинвертирующему выходу второго Ю -триггера, инИзобретение относится к автоматике и вычислительной технике и можетбыть использовано для автоматическойпроверки функционирования программируемых логических элементов. 5Целью изобретения является повышение быстродействия устройства.На чертеже представлена блок-схема устройства.Устройство для контроля логических блоков содержит блок 1 памяти,первый и второй коммутаторы 2 и 3,дешифратор 4, блок 5 управления,второй счетчик 6, первый элементИ 7, первый счетчик 8, триггер 9 15сбоя, элемент ИЛИ 10, выход 11,блок 12 индикации, вход 13, блок 14сравнения, третий элемент И 15, первый Ы -триггер 16, первый регистр17 сдвига, второй элемент И 18, второй Р -триггер 19, второй регистр 20сдвига, формирователь 21 импульсов,пятый и шестой элементы И 22 и 23,генератор 24 импульсов и четвертыйэлемент И 25. 25Устройство работает следующим образом.В блок 1 памяти заносится програм" ма формирования Функций программи- руемой логической матрицы (ПЛИ), ко-,ЗО торая составляется для,прожига связей, не участвующих в формировании заданных функций ПЛИ, содержащая И = Ц(п + 2 К) однобитных слов (Я - число элементов И матрицы, К - число входов матрицы, п - число выходов матрицы), Эта же программа используется для контроля ПЛМ. При этом отвертирующий выход которого соединенс вторым входом второго элементаИ, третьим входом соединенного свыходом второго коммутатора, информационные входы которого подключенык выходам первого регистра сдвига,входы установки в 0 первого и второго Р -триггеров подключены соответственно к выходам шестого и пятого элементов И, а входы элементаИЛИ соединены с выходом триггерасбоя и выходами первого счетчика. сутствию связи (прожигу) элемента матрицы соответствует логическая "1" в программе, а наличию связи - "0 .В каждом 1-м (1 = 1,2 к) цикле контроля на выходы 11 устройства и на информационные входы первого коммутатора 12 подается контрольный 1-разрядный код с выходов первого счетчика 8, а на управляющие входы коммутатора 2 и в блок 1 памяти - код адреса с выходов второго счетчика 6 блока 5 управления. Счетчик 6 запускается импульсаь 1 с первого выхода Формирователя ".1, который вырабатывает две сег,ии сдвинутых во времени импульсов (Т 1 и Т 2). Серия импульсов Т 2 с второго выхода формирователя 21 поступает на тактовые входы регистров 17 и 20.Коммутатор 2 преобразует параллельный контрольный код в последовательный и выдает на второй вход элемента И 15 такт за тактом сначала инверсию прямых значений контрольного кода (А 1, А 2, , А 1 с), затем инверсию инверсных значений контрольного кода (А 1, А 2.А 1 с), На первый вход элемента И 15 поступают тактовые импульсы (Т 1) из блока 5 управления, которые проходят на управляющий вход триггера 16 при наличии в контрольном коде соответствующего 3-го (3 = 1, 2, , 1 с) значения входной величины (А илй А ), Одновременно на информационный в од триггера 16 с выхода блока 1 памяти подается соответствующее значение программы для о-го (з 116041, 2, , Я) элемента ПЛМ. Если в программе записано, что данноезначение контртльного кода (А или А ) входит в логическое выражение для функции Р(п), но отсутствует в 5 д-контрольном коде, то 3 -триггер 16 перебрасывается в единичное состояние, запирает вход элемента И 15 и остается в этом состоянии до конца с 1-го этапа контроля, т.е. 10 единичное состояние 2 -триггера 16 соответствует нулевому значению функции при данном 1-м контрольном коде. Триггер 16 перебрасывается в единичное состояние при наличии 15 ,единиц на втором входе элемента И 15 и на информационном входе триггера 16, что соответствует отсутствию в контрольном коде значения одного из входных сигналов. 20По окончании о-го этапа контроля (через 21 тактов) с третьего выхода дешифратора 4 блока 5 управления подается управляющий сигнал (ЧЗ) в регистр 17 сдвига и по заднему фрон ту импульса сдвига (Т 2) в регистр записывается информация с выхода триггера 16 ("0" или "1"). Затем с выхода шестого элемента И 23 блока 5 управления на вход установки "0" триггера 16 поступает импульс сброса (СБР 1 = ЧЗ Т 1) и перебрасывает триггер 16 в нулевое состояние.Коммутатор 3, элемент И 18, триггер 19 и регистр 20 образуют цепь35 формирования эталонных выходных функций В (функции ИЛИ) ПЛМ аналогично функций И коммутатором 2, элементом И 15, триггером 16 и регистром 17. Если одна из функций, входящих в выходную функцию В (ИЛИ), равна единице, то триггер 19 перебрасывается в единичное состояние.Коммутаторы 2 и 3 управляются кодом адреса, который также подается 45 в блок 1 памяти для считывания со-ответствующего значения программы работы (прожига) ПЛМ. 14 4По окончании (Я + и)-го этапа контроля в регистре 20 записаны и эталонных значений функций В при данном -м контрольном коде теста. С первого выхода дешифратора 4 поступает разрешающий потенциал (Ч 1) на вход элемента И 7 блока 5 управления, с выхода которого импульс сравнения (0, = Ч 1 Т 1) поступает на управляющий вход триггера 9 сбоя, на информационный вход которого с выхода блока 14 сравнения подается результат сравнения эталонных значений выходов ШМ (с выходов регист" ра 20) со значениями .с входов 13 устройства (выходов контролируемой ПЛМ, на входы которой подается тот же 1-й контрольный код теста, что и на входы коммутатора 2).При несовпадении сравниваемых значений с выхода блока 14 сравнения единичный потенциал поступает в триггер 9 сбоя и тот перебрасывается в единичное состояние. При этом формирователь 21 блока 5 управления запирается потенциалом триггера 9 сбоя, и режим контроля останавливается в 1-м цикле. Блок 12 индикации показывает значение -контрольного кода, при котором происходит сбой (неверный прожиг одной из связей ПЛМ), а также значения выходов контролируемой ПЛМ и регистра 20 (эталонные значения).При отсутствии сбоя режима конт роля по окончании 2 -го цикла счет Кчик 8 через элемент ИЛИ 10 подает запирающий сигнал в блок 5 управления (конец контроля). Режим контроля закончен, ПЛМ прожжена в соответствии с программой.Таким образом, предлагаемое устройство позволяет проводить оперативный автоматический контроль программируемых логических блоков в соответствии с заданной программой с выявлением неисправностей отдельных элементов логического блока.11 б 0414 Составитель И.АлексееТехред Л.Коцюбняк Редактор О.Юрковецкая Корректор Р.Сирохман филиал ППП Патент, г. Ужгород, ул, Проектна аказ 3780/47 Тир ВНИИПИ Госуда По делам 113035, Москва, ственного ко зобретений и -35, Раушска Подниснтета СССРткрытийнаб д. ч/5