Устройство для сложения в системе остаточных классов
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1160408
Авторы: Евстигнеев, Кошарновский, Свириденко, Титов
Текст
(19) КОМУ СВИДЕТЕЛ У тличающе е ся целью расширения обнения за счет возможиства ем, чтасти иости фо У 2 ировего в,А,Н. Кошарновко и А.П. Титов) нения, в зователя в кодмодуномуичем видетельство ССР 7/72, 1980.детельство СССРГ 7/72, 1971 тельному полнител ения, п зо ительному модулю соединены соответствующих операн по допол с входам дов устр ны к в хо тельному 54) (57) УСТРОЙСТВО ДЛЯ СЛ СИСТЕМЕ ОСТАТОЧНЫХ КЛАСС ержащее группу сумматоров ям оснований системы счис иства, а выходы лодключеам сумматора по дополни- модулю, выход которого и умматоров по модулям основ мы счисления подключены о- од ыходы с ий сист ен оответсоединены с ами первого ойства, а вь ами результа ходы которыхтвующими входперандов уствляются выхо схемы сравнения, выходвляется выходом переполройства. х второгоды которои пения ус а у ГОсудАРстВенный комитет ссПР ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ ОПИСАНИЕ ИЗОБРЕТЕНИЯ(прототип). ния сигнала перепол ведены два прео"раостатка по дополнисумматор по доодулю и схема сравходы первого и втоателей в код остатк160408 О 20 25 ЗО 35 40 45 50 55 1 1ьИзобретение относится к вычислительной технике и может быть исполь. зовано для построения быстродействующих арифметических устройств, работающих как в системе остаточных классов (СОК), так и в позиционно- остаточной системе счисления (ПОС).Известно устройство для сложения чисел в системе остаточных классов, содержащее группу сумматоровпо модулям оснований системы счисления, индексный сумматор, формирователь числа переполнений результата, сумматор по модулю интервального индекса, формирователь ранга результата и схему сравнения с соответствующими связями 11 . Недостатком этого устройства является сложность его конструкции.Наиболее близким к изобретению является устройство для сложения в системе остаточных классов, содержащее для работы по п основаниям и сумматоров, работающих параллельно каждый по своему основанию, каждый из которых содержит три двоично-десятично-операндных дешифратора с выходными кодовыми шинами, первый из которых соединен выходами с входами первой группы ключевых схем, выходы которых свяэацы с входами соответствующих входных вецтильных сборок, второй дешифратор выходами подключен к соответствующим входам формирователей, входы первого и второго дешифраторов соединены с шиной управляющего сигнала, выходную вентильцую сборку и импульсные усилителивыходных сигналов, а также координатно-узловые трансформаторы, пассивную кодовую линейку и вторуюгруппу ключевых схем, причем выходы входных вецтильных сборок и формцрователей соединены через соответствующие первичные обмотки координатно-узловых трансформаторов,вторичные обмотки которых соедицецы с соответствующими входами выходцых вецтильцых сборок, выходы этихвентцльных сборок связаны с первойгруппой входов пассивной кодовойлинейки, которая по второй группевходов соединена с выходами второцгруппы ключевых схем, соединенныхвходамц с соответствующими выходными шцнамц третьего дешифратора,выходы пассивной кодовой линейки соединены с соответствующими входами1импульсных усилителей выходных сигналов Д .Однако известное устройство неформирует сигнала переполнения и,следовательно, це может бысть применено в позиционных Я-х арифметических устройствах.Целью изобретения является расширение. области применения устройства за счет возможности формирования сигнала переполнения.Поставленная цель достигаетсятем, что в устройство для сложенияв системе остаточных классов, содержащее группу сумматоров по модулям оснований системы счисления,входы которых соединены с соответствующими входами первого и второгооперандов устройства, а выходыявляются выходами результата устройства, введены два преобразователяв код остатка по дополнительномумодулю, сумматор по дополнительному модулю и схема сравнения,причем входы первого и второго преобразователей в код остатка по дополнительному модулю соединены с входами соответствующих операндов устройства, а выходы подключены квходам сумматора по дополнительному модулю, выход которого и выходы сумматоров по модулям основанийсистемы счисления подключены к входам схемы сравнения, выход которойявляется выходом переполнения устройства.На чертеже представлена структурная схема устройства для сложения всистеме остаточных классов.Устройство содержит преобразователи 1 и 2 в код остатка по дополнительному модулю, группу сумматоров 3 по модулям оснований системысчисления, сумгатор 4 по дополнительцому модулю, схему 5 сравнения,входы 6 первого операнда, входывторого операнда, выходы 8 устройстваи выход 9 переполнения,Входы сумматоров 3 соединены с входами 6 и 7 операндов устройства,а выходы - с выходами 8 устройства, Входы преобразователец 1 и 2 подключены соответственно к входам 6 н 7 первого и второго операндов, а выходы - к входам сумматора 4.Входы схемы 5 подключены к выходам сумматоров 3 и сумматора 4, а выход0, если С1; если С ),Р В известном устройстве отсутствуют межразрядные связи (переносы), поэтому оно значительно быстрее,чем соединен с выходом 9 переполненияустройства,Устройство работает следующимобразом.По входам 6 и 7 операнды А(с(с ) и В = (фрпредставленные кодом СОК по основаниямсистемы (У= П Р, АУ,ВУ, = Т,Г 1)поступают на сумматоры 3, где выполняется их сложение по правилуС =(у.-,Д,) ="., ,) (Р"Р,)Результат сложения поступает навыходы 8 устройства.Одновременно первой и второйоперанды поступают на входы соответствующих преобразователей 1 и 2,на выходах преобразователей 1 и 2получаются коды вычетов исходныхоперандов по (и+1)-му основанию.Разрядность вычета определяется величиной (и+1)-го основания, котороевыбирается из следующих соображенийОно должно быть взаимно простым с предыдущими и основаниями итаким, чтобы выполнялось условиеК+1 ъ.2 . Если среди и оснований нетчетного основания, то целесообразно выбрать Р 1 = 2. Для данногослучая выходная разрядность преобразователей 1 и 2 равна единице.Схема 5 сравнения формируетсигнал Ч по правилу 1160408 4позиционные (двоичные или десятичные) устройства для суммирования, однако в нем сложны определе"ние знака и других позиционных характеристик чисел в СОК.В предлагаемом устройстве длясложения в СОК, кроме суммы, формируется сигнал переноса. Это устройство может быть использовано в ка 1 О честве разрядного сумматора в ш-разрядном позиционном арифметическомустройстве, в котором величина основания (позиционного) может бытьне 2 и не 10, а Й Так, например,15 четыре таких разрядных сумматора,работающих в У-й системе счисления,при У = 2 могут быть эквивалентныг, б32-разрядному двоичному сумматору,В двоичном сумматоре может быть 3220 переноса, а в 3 -м (3=2 ) - только) г 1 8четыре. Учитывая, что в пределахникаких переносов нет, У -ное 4-разрядное арифметическое устройствозначительно быстрее аналогичного25 32-разрядного двоичного арифметического устройства,Таким образом, введение в составустройства двух преобразователей,(и+1)-го сумматора, схемы сравнения и соответствующих связей расширяет область применения устройства, которое может работать как вСОК, так и в качестве разрядногосумматора в позиционном Я-м ариф 35метическом устройстве при 8 =сигнал Ч при этом является сигналом переноса из младшего Я-го разряда в старший, т.е, предлагаемоеустройство универсально.11611408 Составитель В. БерезкинТехред Л.Микеи Корректор,Л. Бески аказ 3779/46 Тираж 710 ВНИИПИ Государственного по делам изобретений 13035, Москва, %-35, РауцФилиал П 1 И 1 тент", г, Ужгород, ул. Проектная,дактор О, 10 рковецка Подп комитета СС и откритий ская наб.,
СмотретьЗаявка
3713726, 22.03.1984
МОСКОВСКИЙ ИНСТИТУТ ИНЖЕНЕРОВ ГРАЖДАНСКОЙ АВИАЦИИ, ПРЕДПРИЯТИЕ ПЯ А-7638
ЕВСТИГНЕЕВ ВЛАДИМИР ГАВРИЛОВИЧ, КОШАРНОВСКИЙ АЛЕКСАНДР НИКОЛАЕВИЧ, СВИРИДЕНКО ВЛАДИМИР АЛЕКСАНДРОВИЧ, ТИТОВ АЛЕКСАНДР ПАВЛОВИЧ
МПК / Метки
МПК: G06F 7/72
Метки: классов, остаточных, системе, сложения
Опубликовано: 07.06.1985
Код ссылки
<a href="https://patents.su/4-1160408-ustrojjstvo-dlya-slozheniya-v-sisteme-ostatochnykh-klassov.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для сложения в системе остаточных классов</a>
Предыдущий патент: Управляемый датчик случайных чисел
Следующий патент: Устройство для адресации памяти
Случайный патент: Автоматический измеритель частотных характеристик группового времени запаздывания четырехполюсника