Запоминающее устройство

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКРЕСПУБЛИН 33 ц 4 С 11 С 11/00 СРГйт,иОПИСАНИЕ ИЗОБРЕТЕНИЯ 3.": 1 Р"Щ 1 ) ЕТЕЛЬСТ И АВТОРСКОМУ Евсе тинов ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ(57) Изобретение относиттельной технике, в частнминающим устройствам. Цния является повышение нрасширение функциональньтей устройства за счет о ство СССР . О, 1980.оминающие.Гордонова.с, 113-123,.6, 4.8,4. 14. ЙСТВОся к вычисли- ости к запоелью изобретеадежности и и возможнос- беспечения побайтовой записи и считывания данныха также возможности страничной адресации. Предложенное устройство содержит регистр состояния, формировательодиночных импульсов, регистр данных,блок управления, накопитель, блок выдачи ответа, элемент НЕ, накопительный и ограничительный элементы. Введенные вновь регистр состояния и блоквыдачи ответа служат для обеспеченияразличных режимов работы, в том числезаписи и чтения байтов, выборочногостирания, страничной адресации, идля ответа о готовности устройства поокончании каждого режима работы. Вновьвведенные формирователь одиночных импульсов, элемент НЕ, накопительный иограничительный элементы формируютсигнал задержки на время окончанияпереходных процессов в накопителе.1 з.п; ф-лы, 3 ил.124301Изобретение относится к вычислительной технике и может быть использовано в качестве энергонезависимого накопителя информации микропроцессорной электронной вычислительной машины. 5Цель изобретения - повышение надежности и расширение функциональных возможностей устройства за счет обеспечения побайтовой записи и выборочного стирания данных, а также обеспе- о чение возможности страничной адресации.На фиг, 1 изображена функциональная схема предложенного устройства, на фиг. 2 и 3 - функциональные схемы наиболее предпочтительных вариантов выполнения блока выдачи ответа и блока управления соответственно.Блок 1 сопряжения служит для подключения предложенйого устройства к микроЭВМ. Устройство содержит (фиг. 1) регистр 2 состояния, формирователь 3одиночныхимпульсов, регистр 4 данных,5блок 5 управления, накопитель 6,блок 7 выдачи ответа, элемент НЕ 8,накопительный элемент 9 и ограничительный элемент 10, входы 11-15 и выходы 16-18 блока 1 сопряжения, предназначенные для подачи управляющихсигналов, одни из адресных и информационных входов и выходов 19 устройсява, управляющие входы 20 и 21 дляподачи адресных сигналов, входы и выходы 22 и 23 для подачи сигналов "Чте- З 5ние" и "Запись" данных, входы 24 и25 синхронизации, управляющие входы 26 и 27 для подачи сигналов выборки и признака записи байта соответственно, установочный вход 28,40управляющие входы 29-31 соответственно для подачи сигналов "Разрешениевектора М", УВВ и УВН (устройствовыбрано) и другие информацибнные входы и выходы 32 устройства, выходы 3345регистра 2 состояния, управляющиевходы 34 и 35 регистра 4 данных, выходы 36-42 блока 5 управления, выходы 43-47 с второго по шестой блока 7выдачи ответа, выходы 48 и 49 блока 5 управления, управляющий вход 50сброса устройства, выход 51 элемента НЕ, шина 52 питания накопителя 6,выходы 53-56 блока 5 управления,предназначенные для сигналов "Считывание", "Разрешение ответа", "Запретзаписи" и "Обмен-разрешение-окно(ОРОН)" соответственно. 33Блок 7 выдачи ответа содержит (фиг. 2) элементы И 57-61 с первого по пятый, первый 62 и второй 63 элементы ИЛИ, первый 64 и второй 65 элементы И-НЕ.Блок 5 управления содержит (фиг.3) блок бб адресации и блок 67 выбора режима. На фиг, 3 обозначены входыб 8 и 69 адресации.Устройство рабо;ает следующим образом.Запоминающее устройство (ЗУ) обеспечивает чтение и запись шестнадцатиразрядного слова или восьмиразрядного байта, общее стирание информации во всем объеме памяти ЗУ, выборочное стирание информации в одном из рядов ЗУ. Конкретный адрес банка, занимаемого ЗУ, устанавливается при помощи пускателей в блоке 66 (фиг, 3) ЗУ обеспечивает работу в режимах прямой и страничной адресации путем установки в определенное положение переключателей в блоке 66.Регистр 2 служит для задания различных режимов работы ЗУ. Обращение к нему происходит при общем выборочном стирании, страничной адресации, прерывании программы, опросе готовности ЗУ.Пуск стирания осуществляется при установленном в единицу нулевом разряде регистра 2, программно только записывается, общее стирание - при единице в первом разряде, второй и третий разряды регистра 2 предназначены для выборочного стирания каждого ряда, единица в шестом разряде разрешает прерывание, седьмой разряд определяет готовность устройства. Седьмой разряд устанавливается аппаратно, если в устройстве закончились циклы записи и стирания, а также сигналом на входе 14, программно только считывается, разряды с девятого по двенадцатый осуществляют выбор одной из страниц памяти ЗУ по 10008 ячеек при страничном методе адресации. Адрес поступает в виде адресного слова, в котором указывают адресные входы элементов памяти накопителей 6 при прямой и страничной адресациях, девятый и десятый разряды - старшие адресные входы элементов памяти накопителей 6 при прямой адресации, разряды с девятого по двенадцатый при страничной адресации формируют номер страницы, разряды с тринадцатого по3 12430 пятнадцатый осуществляют выбор банка данных.В выборе банка данных участвуют также шестнадцатый и семнадцатый разряды адреса. 5Рассмотрим работу устройства в режиме считывания при страничной адресации. В этом режиме блок 5 вырабатывает сигнал "Окно" следующим образом. При подаче сигнала на вход 12 10 передается сигнал выборки устройства (ВУВ) на входе 26. На входах 19 разряды с пятнадцатого по тринадцатый формируют адрес 16 ХХХХ, а разряды с двенадцатого по девятый задают адрес 5 ХХХ, в итоге Формируются адреса 165 ХХХ (где Х - безразлично), т.е. "Окно" с адресами 165000 - 165776.При наличии стробирующего сигнала ОБМН на входе 25 и сигнала ВУВ на 2 О входе 26 блок 5 формирует сигнала ВБР на выходах 42. Выбор номера страницы определяется разрядами с девятого по двенадцатый регистр 2, сигналы с выходов которого поступают в блок 5, 2При этом на адресные входы с первого по восьмой элементов памяти накопителя 6 подаются разряды с первого по восьмой регистра 4, достаточные для выбора из накопителя 1000 шест 8 надцатиразрядных слов. Сигнал ОБГ 1 В на входе 24 участвует в выборе сигнала ОРОН на выходе 56, подаваемого в блок 7 для формирования сигнала УПР 1 Н на выходе 43, который передает в магистраль сигнал ответа устройства М ОТВ Н на выход 16 блока 1.Режим стирания начинается с момента записи данных в соответствующие разряды регистра 2. В адресной час ти регистра 2 выставляется адрес, на вход 24 поступает сигнал ОБМ В, при этом поступает сигнал УВ В на вход 30, который поступает в блок 7, где приналичии сигнала ДЗП В на входе 23 вырабатываются сигналы ЗАПИСЬ РС В на выходе 27, ПРИЕМ В на выходе 46,При установленном в единицу нулевом разряде входов 19 и сигнале на выходе 47 осуществляется пуск стиракия.В результате с выходов 42 поступают в накопитель б сигналы, осуществляющие выбор всех рядов для общего стирания, Выбор ряда при выборочном стирании определяют второй и третий разряды регистра 2, сигналы с выходов которых участвуют в форми 334ровании сигналов ВБР В на выходе 42блока 5.Сигнал СТИР Н с выхода 39 блока 5поступает на вход формирователя 3.По окончании сигнала СТИР В на выходе 68 фронтом из высокого логического уровня в низкий запускается Формирователь 3, и на выходе 51 формируется сигнал КЭС Н на время, необходимое для завершения переходныхпроцессов в накопителе б,Одновременно завершение сигналаСТИР В на выходе 68 снимает сигналОС Н на выходе 69 и сигнал ВЫБОР Вна выходах 42. После. окончания сигнала на выходе 51 снимается сигналЗАПР ОБР Н на входе 49 регистра 2и с приходом очередного Фронта изнизкого логического уровня в высокийсигнала ОБМ В на входе 24 на выходеседьмого разряда регистра 2 устанавливается единица, что свидетельствует об окончании цикла стирания.Режим побайтовой записи выполняется при наличии сигнала ПЗП на входе 23 и сигналов ЗА 11 Н на входах 34и 35, осуществляющих запись данныхв регистр 4. Сигнал на входе 27 устанавливает соответствующий триггерв блоке 67 в единичное состояние(при наличии сигнала на входе 23),при этом осуществляется запись одного из двух байтов. Выбор старшегоили младшего байта определяется нулевым адресным разрядом, который поступает в ЗУ во время адресной части цикла и запоминается одновременнос другими адресными разрядами в блоке 66. Если разряд 00 адреса передается высоким уровнем, то в блоке 5вырабатывается сигнал ЗАП 1 Н на выходе 36 и в накопитель 6 записывается младший байт, т.е. данные, поступающие по разрядам с нулевого по седьмой входов 32.Если разряд 00 адреса передаетсянизким уровнем, то в накопитель 6 записывается сигналом ЗАП 2 Н на выходе 37 старший байт, т,е, данные, поступающие по разрядам с второго попятнадцатый входов 32.По окончании каждого режима на выходе 45 блока 7 Формируется сигналответа,Формул;изобретения1. Запомни,катее устройство, содержащее накопите,"ь, регистр данных и5 1243блок управления, причем входы и выходы регистра данных, входы и выходы первой группы блока управления являются одними из информационных и адресных входов и выходов устройства,5 другими информационными входами и выходами которого являются информационные входы и выходы накопителя, а тактовыми входами - входы синхронизацииблока управления, одни из выходов первой группы которого соединены соответственно с первым управляющим входом регистра данных,с одними из, управляющих и адресных входов накопителя, о т л и ч а ю щ е е с я тем, что, с целью повышения надежности и расширения функциональных возможностей устройства за счет обеспечения побайтовой записи и выборочного стирания данных, а также обеспечения возможности страничной адресации, в устройство введены регистр состояния, блок выдачи ответа, формирователь одиночных импульсов, элемент НЕ, накопительный элемент и ограничитель ный элемент, причем первый выход формирователя одиночных импульсов подключен к входу элемента НЕ, второй выход - к первому выводу накопительного элемента, а третий выход - к втоЗО рому выводу накопительного элемента и первому выводу ограничительного элемента, входы регистра состояния подключены к одним из входов регистра данных, выходы регистра состояния35 соединены с входами второй группы блока управления, первый управляющий вход регистра состояния подключен к первому входу синхронизации блока управления, первый и второй выходы блока выдачи ответа соединены соот - ветственно с вторым управляющим входом регистра состояния и одним из входов третьей группы блока управления и с вторым управляющим входом ре 45 гистра данных, входы блока выдачи ответа подключены к одним из выходов второй группы блока управления, другие выходы второй группы которого соединены соответственно с третьим50 управляющим входом регистра состояния, с прямым и инверсным входами формирователя одиночных импульсов, другие адресные входы накопителя под -033бключены к другим выходам первой группы блока управления, вход сброса которого соединен с выходом элемента НЕ, одни из выходов регистра состояния являются другими адресными выходами устройства, установочные входы регистра состояния и другие входы третьей группы блока управления являются управляющими входами устройства, выходы с второго по шестой блока выдачи ответа и другие выходы регистра состояния являются управляющими выходами устройства, второй вывод ограничительного элемента и вход стробирования формирователя одиночных импульсов являются входами питания устройства. 2, Устройство по п. 1, о т л и ч а ю щ е е с я тем, что блок выдачи ответа содержит элементы И с первого по пятый, элементы ИЛИ и элемен. ты И-НЕ, причем первый вход первого элемента И соединен с первыми входами второго и четвертого элементов И, вторые входы которых подключены соответственно к выходу первого элемента И - НЕ и к выходу третьего элемента И, первый вход которого соединен с выходом второго элемента И-НЕ, первый вход которого подключен к выходу первого элемента ИЛИ, первый вход кбторого является первым входом блока, вторым входом которого являются йервые входы первого элемента И-НЕ, пятого элемента И и второй вход первого элемента ИЛИ, третьим и четвертым входами блока являются соответственно первый вход первого элемента И и вторые входы элементов И-НЕ и пятого элемента И, входами с пятого по деся-. тый блока являются соответственно второй вход первого элемента И и первый вход второго элемента ИЛИ, второй вход третьего элемента И, третий вход первого элемента И, второй вход второго элемента ИЛИ, третий вход третьего элемента И и третий вход второго элемента И, выходами блока с первого по шестой являются соответственно второй вход третьего элемента И, выходы первого и четвертого элементов И, выходы второго элемента ИЛИ, второго и пятого элементов И.