Запоминающее устройство с самоконтролем

(56)У 112 запомить исики и зо ос трои ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИ РСКОМ,Ф СВИДЕТЕЛЬСТ 3729799/24-2420.04.8407.07.86, Бюл. 9 25Г.Д.Смирнов, А.П.Запольский,одгорнов, А.Я.Костинский(54) ЗАПОМИНАЮЩЕЕ УСТРОЙСТВОКО НТРОЛЕМ(57) Изобретение относится кнающим устройствам и может бьпользовано в системах авуомавычислительной техники. Цель тения является повьппение на и быстродействия устройства ство содержит накопитель, первый,второй и третий регистры, блок обнаружения и исправления ошибок, с первого по пятый коммутаторы, блок сравнения, блок коррекции контрольныхразрядов, блок кодирования, первый,второй и третий триггеры. Устройствопозволяет непрерывно контролироватьработу блоков кодирования, обнаружения и исправления ошибок путем одновременной подачи на их входы информации, считанной из накопителя, исравнения сформированных кодов в блоке сравнения, уменьшить время записив накопитель данных с различным форматом путем предварительного считЫвания информации и замены части еена новую с последующей записью с вновьсформированными контрольными разрядами. 5 ил.12430Изобретениеотносится к запоминающим устройствам и может быть использовано в системах автоматики и вычислительной техники.Цель изобретения - повышение на 5дежнасти и быстродействия устройства,На фиг. 1 изображена схема запоминающего устройства с самоконтролем;на фиг, 2 - схема третьего коммутатора, на фиг. 3 - схема четвертого коммутатора; на фиг. 4 - схема блокакоррекции контрольных разрядов, нафиг, 5 - схема блока обнаружения иисправления ошибок,Запоминающее устройство (фиг, 1)содержит накопитель 1, первый регистр 2, блок 3 обнаружения и исправления ошибок, первый коммутатор 4,второй коммутатор 5, четвертый коммутатор 6, пятый коммутатор 7, блок 8сравнения, блок 9 коррекции контрольных разрядов, блок 10 кодирования,третий коммутатор 11, второй триггер 12, первый триггер 13, второйрегистр 14, третий регистр 15, третий триггер 16, вход 17 "Адрес слова", входы 18 "Микрокоманда",вход 19"Синхронизация", выход 34 "Двойнаяошибка", выход 35 "Ошибка входныхданных", линии связи 36-47 между блоками .40Третий коммутатор (фиг, 2) содер-жит первый элемент НЕ 48, второй элемент НЕ 49, первую группу элементовИ-ИЛИ 50, вторую группу элементовИ-ИЛИ 51, третью группу элементовИ-ИЛИ 52, четвертую группу элемен.ов И-ИЛИ 53, регистр 54. Четвертый коммутатор (фиг, 3) содержит первый элемент И-НЕ 55, второй элемент И-НЕ 56, первый инвертор 57, второй инвертор 58, первую группу элементов И-ИЛИ 59, вторую группу элементов И-ИЛИ 60, регистр 61, третью группу элементов И-ИЛИ 62,четвертую группу элементов И-ИЛИ 63,третий инвертор 64, первый сумматор 65 по модулю "2", второй сумматор 66 по модулю "2", элемент И-ИЛИ 67. 32 ьБлок коррекции контрольных разрядов (фиг, 4) содержит первый инвертор 68, второй инвертор 69, первыйэлемент И-НЕ 70, третий инвертар 71,второй элемент И-НЕ 72, первую группу элементов И 73, вторую группу элементов И 74, первую группу сумматоров 75 по модулю "2", вторую группусумматоров 76 по модулю "2", ре-гистр 77.Блок обнаружения и исправленияошибок (фиг. 5) содержит узел 78 сравнения, регистр 79, дешифратор 80,сумматор 81 по модулю "2", узел 82формирования контрольных битов кодаХэмминга, сумматор 83 по модулю "2".Запоминающее устройство с самоконтролем может работать в двух диагностических режимах. Первый диагностический режим позволяет проверятьсостояние отдельных разрядов памяти,как информационных, так и контрольных, второй - искусственно создаватьединичную ошибку в заданном разрядеинформационного слова. В совокупности оба режима позволяют достаточнополно проверить работу запоминающегоустройства,Запоминающее устройство в первомдиагностическом режиме работает следующим образом. По входу 30 "Режим" устанавливается триггер 12 режима "Паритет". Этот триггер блокирует прием в регистр 79 блока 3 обнаружения и исправления ошибок,а также блокирует блок 9 коррекции контрольных разрядов.Тем самым запрещается коррекция информации,считанной из накопителя 1. В этом режиме данные, записываемые в накопитель, поступают из процессора по входам 27 нДанные Ц 11. Разрядность этих данных -байта. Они записываются в накопитель 1 вместе со своими битами паритета, которые подаются по входу 29 "Паритет" на вход коммутатора 11, Двойное слово записывается в накопитель за два цикла записи, Вместе с двойным словом вместо разрядов кода Хэмминга записываются разряды паритета. Тем самым для проверки контроль.ных разрядов можно применять тесты типа "бегающий ноль" "бегающая единица", а также другие, более сложные, тесты, При считывании из накопителя записанного двойного слова через .коммутаторы 5 и 7 в процессор выдаются информационные и контрольные3 .1243 биты в том ниде, в каком они оказались записанными в накопитель 1.Сравнение их с эталонами позволяет объективно судить о состоянии любого бита, расположенного по любому адресу на 5 копителя 1 двойного слова.Этот режим позволяет проверить также правильность формирования кода Хэмминга блоком 10 кодирования. В этом случае проверка осуществляется следующим образом, Сначала в обычном режиме в накопитель 1 записываются эталонные двойные слова, для каждого из которых блок 10 формирует свои контрольные биты кода Хэмминга, После 15 этого устанавливается триггер 12 режима "Паритет" и из накопителя 1 считываются двойные слова с теми контрольными битами кодаХэмминга, кото - рые были сформированы блоком 10.Сравнивая их с эталонами, можно судить о правильности работы блока 10 (при этом подразумевается, что накопитель 1 уже проверен).ВО втором диагностическом режиме запоминающее устройство с самоконтролем работает следующим образом.По фиксированному адресу в накопитель записывается определенное двойное слово, Блок 10 кодированияЗО формирует при этом для него опрецеленный код Хэмминга. После этого по входу 31 "Блокировка" устанавливается в "1" триггер 13 блокировки. Этот триггер блокирует прием в ререгистр 14. Если теперь в накопитель 1 записывать новое слово,отлича- ющееся от старого одним битом, то вместо контрольных битов кода Хэмминга, сформированных блоком 10 кодироо вания, в накопитель 1 запишутся контрольные биты кода Хэмминга, оставшиеся в регистре 14 от посл дней записи. Тем самым в данном двойном слове создается единичная ошибка. Если те 45 перь считать из накопителя 1 данное двойное слово, то блок 3 обнаружения и исправления ошибок сформирует синдромы, указывающие номер сбойного бита и номер байта, в котором находит 50 ся этот бит. Эти синдромы выдаются в процессор через коммутатор 7. Через коммутатор 5 в процессор выдаются скорректированные данные. Сравнивая их с эталоном, можно судить о55 правильности работы запоминающего устройства. Правильность формирования кода Хэмминга в блоке 3 осуществляется путем сравнения его с кодом Хэм 0324мннга, сфоримрованным блоком 1 О (приэтом подразумевается, что блок 10 ужепроверен) .Таким образом, запоминающее устройство проверяется в следующей последовательности: проверка накопителя 1, проверка блока 10 декодирования, проверка режима коррекции одиночных ошибок,Третий коммутатор 11 (Фиг, 2)предназначен для коммутации контрольных битов, записываемых в накопитель 1 вместе с соответствующим двойным словом. В рабочем режиме работыкоммутатор 11 пропускает контрольныебиты кода Хэмминга, сформированныеблоком 10 кодирования. В диагностическом режиме коммутатор 11 пропускает информацию с входа 29 "Паритет"и с выходов регистра 2.Четвертый коммутатор 6 (фиг. 3)предназначен для Формирования двойного слова, которое необходимо записать в накопитель 1. Информация, которую необходимо записать в накопитель 1, поступает по входам 20, 27и 29. По входам 20 "Данные ОП" посту -пает двойное слово (восемь, байтов).Сигнал на входе 26 "Запись двойногослова" определяет передачу этогодвойного слоьа на вход накопителя 1.Если на входе 26 разрешение отсутствует, коммутатор 6 передает информа -цию с входом 27 "Данные ЦП" с контрольными разрядами с входа 29 "Паритет". По входам 27 поступают 4 байта. О том, какое слово в записываемом двойном слове будет новым, а кокое останется без изменения, свидетельствует состояние входа 17 "Адреса слова". Если состояние этого входа равно "1", то замене подлежат байты 4-7 считанного из накопителя 1двойного слова. В противном случаеменяются байты 0-3,В пределах записываемого в накопитель 1 слова допускается некоторыебайты не изменять, Позиции этих байтов в слове определяются входами"Маски". Байты записываемого двойногослова, остающиеся без изменений, пос-.тупают в коммутатор 6 из блока 3, вкоторый они предварительно считываются из накопителя 1 в составе двойно-.го слова, и в случае ошибки Она корректируется. Коммутатор 6 осуществляет контроль по паритету данных, пос -тупающих в запоминающее устройствопо входам 20 "Данные ОП" или 27 ",1 ан5 10 15 50 5 12 ные ЦП" и 29 "Паритет", В случае сбоя выдается сигнал на выход 35 "Ошибка входных данных".Триггер 12 режима "Паритет" определяет диагностический режим, в котором осуществляется проверка состояния всех разрядов считанного из накопителя 1 двойного слова.Блок 9 коррекции контрольных разрядов позволяет сократить длительность цикла записи в накопитель 1 слова или нескольких байтов этого слова, При этом последовательность действий выглядит следующим образом:выборка из памяти двойного слова,замена в этом двойном слове четырех байтов или менее (байты О/3 или 4/6),запись вновь сформированного слова. После считывания из накопителя 1 двойного слова осуществляется анализ его на наличие ошибки и коррекция этой ошибки. Это время занимает примерно 25 всего цикла записи. Для сокращения цикла записи одновременно с анализом и коррекцией считанное двойное слово поступает в коммутатор 6, где формируется новое двойное слово, и для него блок 10 кодирования формирует код Хэмминга, которыи записывается в регистр 77. К этому моменту в случае ошибки на выходе 37 блока 3 обнаружения и исправления ошибок Формируется ненулевой синдром. Если ошибка обнаружена в байтах, которые подлежат замене, то блокируются группы элементов И 73 и 74, на выход 42 блока 9 коррекции контрольных разрядов выдается код Хэмминга из регистра 77 . Если ошибка обнаружена в байте, не подлежащем замене, то синдромы проходят через группы элементов И 3 и 4 на входы сумматоров 75 и 76 по модулю "2" и инвертируют разряды кода Хэмминга, находя щегося в регистре 77. Блок 3 обнаружения и исправления ошибок (Фиг, 5) предназначен для кор ректировки единичных ошибок в двойном слове, считанном из накопителя 1 в первый регистр 2. Информационные биты поступают на вход узла 82 формирования контрольных битов кода Хэмминга, Сформированный код Хэмминга, а также разряды паритета с выхода узла 82 поступают на вход узла 64 сравнения и сумматора 83 по модулю "2". На другой вход узла 79 поступа 43032 б ют контрольные биты кода Хэмминга изпервого регистра 2, Результаты сравнения (синдром) поступают в регистр79, с выхода которого синдром поступает в дешифратор 80. Если синдромне нулевой, на выходе де 1 пифратора 80индицируется номер сбойного бита, Вэтом случае сумматор 81 по модулю"2" инвертиирует этот бит, а сумматор 83 по модулю ". инвертирует паритет байта, содержащего сбойный бит.В случае двойной ошибки дешифратор 80Формирует соответствующий сигнал.Выхоцные данные в процессор из блока 3 передаются по выходам 44. Формула изобретения Запоминающее устройство с самоконтролем, содержащее накопитель, информационные входы первой группы которого соединены с входами блока кодирования, информационные входы второй группы подключены к выходам второго регистра, а выходы соединены с информационными входами первого регистра, выходы первой и второй групп которого подключены к входам группы блока обнаружения и исправления ошибок, выходы первой группы которого соединены с входами первой группы первого и второго коммутатора, а выход является первым управляющим выходом устройства, третий коммутатор, входы первой и второй групп которого подключены соответственно к выходам блока кодирования и к выходам второй группы первого регистра, первый вход третьего коммутатора соединен с входом первого коммутатора и является адресным входом устройства, а второй вход является первым управляющим входом устройства, выходы первого коммутатора подключены к входам третьего регистра, выходы которого являются информационными выходами первой группы устройства, входы второй и тре- тьей групп второго коммутатора являются соответственно информационными входами первой и второй групп устройства, входы второй группы первого коммутатора и выходы второго коммутатора являются соответственно информационными входами третьей группы и инФормационными выходами второй группы устройства, первый и второй входы второго коммутатора и установочный вход первого триггера являются соответственно первым, вторым и третьим12437управляющими входами устройства,синхровходы первого, второго и третьего регистров, первого триггера,третьего коммутатора, блока обнаружения и исправления ошибок, накопителя являются входами синхронизациипервой группы устройства, выход первого триггера соединен с управляющимвходом второго регистра, о т л ич а ю щ е е с я тем, что, с цельюповышения надежности и быстродействияустройства, в него введены четвертыйи пятый коммутаторы, блок сравнения,блок коррекции контрольных разрядов,второй и третий триггеры, причем входы первой группы четвертого коммутатора подключены к информационнымвходам первой группы устройства, входы второй группы являются информационными входами четвертой группы устрой- оства, входы третьей группы соединены свходами второй группы блока коррекции.контрольных разрядов, первый и второй входы четвертого коммутатораподключены соответственно к второмувыходу блока обнаружения и исправления ошибок и к первому управляющемувходу устройства, третий вход соединен с вторым входом блока коррекцииконтрольных разрядов и с адреснымвходом устройства, четвертый входподключен к третьему входу блока коррекции контрольных разрядов и является пятым управляющим входом устройст -ва, выходы группы четвертого коммутатора соединены с входами блока кодирования, а выход четвертого коммута- Фб 032 8тора является управляюшим выходомустройства, входы первой группы бло в .ка коррекции контрольных разярдовподключены к выходам второй группыблока обнаружения и исправления ошибок и к входам первой группы пятогокоммутатора, первый вход соединен стретьим выходом блока обнаружения иисправления ошибок, четвертый входподключен к одним входам блоков обнаружения и исправления ошибок пятогокоммутатора, к третьему входу третьего коммутатора и к одному выходу второго триггера, другой выход которогосоединен с другим входом пятого коммутатора, а установочный вход является шестым управляющим входом устройства, входы первой группы блока сравнения соединены с выходами блока кодирования, входы второй группы подключены к выходам третьей группы блока обнаружения и исправления ошибок,а выход соединен с установочным входом триггера, выход которого является третьим управляющим выходом устройства, выходы блока коррекции контрольных разрядов подключены к информационным входам второго регистра,а входы третьей группы соединены свыходами третьего коммутатора, выходы пятого коммутатора являются информационными выходами третьей группыустройства, синхровходы второго итретьего триггеров блока коррекцииконтрольных разрядовчетвертого ипятого коммутаторовявляются входамисинхронизации второй группы устройства.1243032 г Составитель О.ИсаевТехред М,Моргентал ректор Г, Решетни ктор В.Петра Заказ 3711/52ВНИ одписное митета СССР открытииская наб., д 130 водственно-полиграфическое предпритие,г.У Пр л.Проект ПИ Государсто делам изоб35, Москва,Тираж еннаго етений -35, Р