Запоминающее устройство
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СООЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК САНИЕ ИЗОБРЕТЕ са 1СогрогаЫоп,ГОСУДАРСТВЕННЫИ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Институт электронных управляющих машин(56) Мещогу зузгещ денар аепппаг1 пге 1, Согрогаг.1 оп, 1979.М 811-М МЭБ щещогу сесйпщапиа 1. Мдга 1 Есидрщеп1980. ЯО 1244719 0 4 С 11 С 11 00 7 0(57) Изобретение относится к вычислительной технике и может быть использовано в полупроводниковых заноминающих устройствах. Цель изобретения - повьппение помехоустойчивостии упрощение устройства. Устройствосодержит группы блоков памяти, элементы НЕ, блок управления, имеющийадресные выходы и выходы выборки.Повьппение помехоустойчивости достигается тем, что суммарная помеха,возникающая на линии сигнала выборки, оказывается частично или полностью скомпенсированной. 1 ил.1244719 ВНИИПИ Заказ 3923/54 Тираж 543 ,Подписноя Произв-полигр. пр-тие, г Ужгород ул, Проектна Ивобретение относится к вычислительной технике и может быть использояана в полупроводниковых запоминающих устройствах,Цель изобретения - повышение ламе"хоустойчивости и упрощение устройства.На чертеже изображена структурная схема запоминающего устройства.Устройство содержит ттт групп блоков 1пт памяти (по и блоковв каждой груйпе), элементы НЕ 221, где 1 те, а 1 - разрядность адресной части блоков памяти блок 3управления, имеющий адресные выхады 4 4 и выходы 5 5 выборки.Устройство работает следующимобразом,При обращении к к-ай группе блоков памяти, где К=Гпт, сигналвыборки устанавливается на линии,соединяющей выход 5 выборки с входами выборки блоков памяти К-ой группы. При переключении уровня адресно- Бго сигнала на выходе 4 на выходе 5выборки возникает помеха за счет паразитных связей линий соединений этихдвух сигналов с элементами К ,К , где и) и, Одновременно на выхоИлде элемента НЕ 2, где 1 =1т. происходит противоположное переклю 1 чение уровня адресного сигнала, которое вызывает ттротивапаложно направленную помеху на выходе 5 выборкиза счет параэитных связей линий соединений этих двух сигналов с элементами К К, Тем,самымсуммарная помеха на линии сигнала выборки оказывается частична или полностью скомпенсированной. Формула изобрет ения Запоминающее устройства, содержащее группы блоков памяти, входы выборки которых подключены к соответствующему выходу выборки блока управления, а т л и ч а ю щ е е с я тем, что, с целью повышения помехоустойчивости и упрощения устройства, в нега введены элементы НЕ, входы которых и одноименные адресные входы одних из блоков памяти групп подключены соответственно к одним из адресных выходов блока управления, а выходы элементов НЕ соединены с одноименными адресными входами других блоков памяти групп, другие адресные выходы блока управления подключены к одноименным адресным входам блоков памяти групп.
СмотретьЗаявка
3803608, 15.09.1984
ИНСТИТУТ ЭЛЕКТРОННЫХ УПРАВЛЯЮЩИХ МАШИН
БЕЛОКОНЬ МИХАИЛ СЕРГЕЕВИЧ, ГОЛОВКОВ ВИКТОР МИХАЙЛОВИЧ, ДОРОФЕЕВ АЛЕКСАНДР ИВАНОВИЧ, МУСИЕНКО ВИКТОР ЯКОВЛЕВИЧ, РЫБИН ИГОРЬ МИХАЙЛОВИЧ, ФЕДОРОВ АЛЕКСЕЙ СЕРГЕЕВИЧ
МПК / Метки
МПК: G11C 11/00, G11C 7/04
Метки: запоминающее
Опубликовано: 15.07.1986
Код ссылки
<a href="https://patents.su/2-1244719-zapominayushhee-ustrojjstvo.html" target="_blank" rel="follow" title="База патентов СССР">Запоминающее устройство</a>
Устройство для выборки блоков памяти
Номер патента: 1737457
Опубликовано: 30.05.1992
Авторы: Боженко, Кондратов, Мешков
МПК: G06F 12/02
Метки: блоков, выборки, памяти
...л-н - первый, второй и седьмой выходы дешифратора 4; о-р - первый, второй и седьмой выходы регистра 7.Реализованный вариант устройства предназначен для адресации восьми блоков памяти. Элементы И 2 выполнены на микросхемах К 555 ЛАЗ, блок 3 памяти - на основе К 155 РУ 2, дешифратор 4 - на К 555 ИДЗ, шифратор 5 - на К 555 ИВ 1, элементы 6 эквивалентности - на К 555 ЛП 5. регистр 7 - на К 555 ТМ 8,Устройство работает следующим образом.Совокупность блоков памяти, подлежащих распределению, задается установкой в соответствующее состояние входов 1. "0" означает отключенное состояние адресуемого блока памяти, "1" - включенное. Перед началом работы производится начальная установка устройства по входу 12 и регистр 7 устанавливается в единичное...
Устройство для контроля блоков постоянной памяти
Номер патента: 1830548
Опубликовано: 30.07.1993
МПК: G11C 29/00
Метки: блоков, памяти, постоянной
...ИЛИ 9 - на вход запись - чтение этого блока обеспечивая режим записи,Во время действия импульса "Продолжение проверки" триггер 9 остается в состоянии "0", и на первом управляющем входе коммутатора (младшем разряде) присутствует сигнал логической "1". На адресные входы блока оперативной памяти в это время через вторую группу входов коммутатора 11 подается код адреса ячейки, в которой был обнаружен сбой информации,Таким образом, по этому адресу в блоке оперативной памяти по сигналу "Продолжение проверки" производится запись логической "1".По заднему фронту импульса "Продолжение проверки", поступающему через элемент ИЛИ 10 на синхровход триггера 6, производится установка последнего в состояние "1", и на втором входе элемента И 8...
Устройство для контроля блоков доменной памяти
Номер патента: 1020862
Опубликовано: 30.05.1983
Авторы: Иванов, Косов, Милованов, Мхатришвили, Савельев, Фокин
МПК: G11C 11/14
Метки: блоков, доменной, памяти
...к кодовой шине "Установка "0",вторые входы - к седьмому, восьмому,девятому и десятому выходам счетчикатактов, а выходы - к третьим входамтриггеров генерации, ввода, вывода,аннигиляции-репликации, первый входпервого элемента И соединен с входомгенератора одиночного такта и вторымвыходом делителя частоты, второйвход - с первым выходом генератораодиночного такта, а выход - с первымвходом первого элемента ИЛИ, второйвход которого связан с вторым выходомгенератора одиночного такта, а выход - с входом счетчика тактов и вторым входом блока сравнения страниц, первый вход второго элемента И подключен к первому выходу генератора одиночной страницы, второй вход - к входу генератора одиночной страницы и шестому выходу счетчика тактав, а выход - к...
Устройство для контроля блоков постоянной памяти
Номер патента: 1049984
Опубликовано: 23.10.1983
Авторы: Кузнецова, Лукьянович
МПК: G11C 29/00
Метки: блоков, памяти, постоянной
...на входы .третьего 13 и первого информационного регистра четвертого 14 коммутаторов. С помощью первый выходк третьему входу вто- команд отдешифратора 4, дешифрируюрого коммутатора, а второй выход - щего команды от ЦВМ сигналы ср ьему входу блока управлений, 10 дов коммутаторов 13 и 14 последовавторой информационный регистр, пер- тельно поступают на входы первого вый выход которого соединен с вторым накопителя 11, где хранятся адреса, входом блока сравнения, а второй вы- и второго накопителя 12, вде хра- . ход в . с четвертым входом второго ком- нится числовая информация. Выбор адмутатора, счетчик адреса, первый вход 15 реса записи в накопители 11 и 12 прокоторого подключен к третьему выходу изводится сигналами, поступающими блока...
Устройство для контроля блоков постоянной памяти
Номер патента: 1387044
Опубликовано: 07.04.1988
Авторы: Алексеев, Некрасов, Турец, Чесноков
МПК: G11C 29/00
Метки: блоков, памяти, постоянной
...сигнала Сброс с входа счетчика 1, 25 включение объекта 19 контроля и блока 3эталонной памяти, перевод триггера 7 в единичное состояние по Р-входу. Сигнал с выхода триггера 7 разрешает подачу синхроимпульсов на вход счетчика 1, который начинает перебор адресов объекта 19 контроля, 30 выходы данных которого через коммутатор12 поступают на другой вход блока 14 сравнения, на первом его входе либо логический О, либо данные с, выхода блока 3, При несравнении на выходе блока 14 сравнения появляется логическая 1, которая 35 приводит к появлению логического О навыходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 15, далее сигнал логического О поступает на один из входов элемента ИЛИ 9, на другом входе которого также логический О Это приводит к установке в...
Предыдущий патент: Формирователь уровня считывания
Следующий патент: Способ измерения напряженности поля коллапса цилиндрических магнитных доменов
Случайный патент: Пневматическая трамбовка для уплотнения формовочной смеси