Запоминающее устройство

":АМ ,ИЕ И ЕТЕ У 1) 3706134/24-242) 01.03.84 дешбло вход втоетий вход третий вхо второй вхо йство по п.1,с я тем, что ных сигналов со етвертого по д т ИЛИ, второй 3, Устрч а ю щ е тли- формироваержит элетель адрменты И т л и- аждый надцаа ыи, элеме лем ОСУДАРСТВЕННЫИ НОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ ИОТНРЫТ ВТОРСКОМУ СВИДЕТЕЛЬСТ(56) Авторское свидетельство СССР1016832, кл. 0 1.1 С 11/00, 1982.Каган Б.М. Электронные вычислительные машины и системы. - М., Энергия, 1979, с. 454-457.(54) (57) 1. ЗАПОМИ 1 АЮЩЕЕ УстР 01 СтВ 0, содержащее блоки памяти, первые и вторые входы и выходы которых являются соответственно первым и вто" рым входами и первым выходом устрой ства, адресные блоки, выходы которых соединены с третьими входамисоответствующих блоков памяти, о тл и ч а ю щ е е. с я тем, что, с целью повышения емкости устройства, в,него введен формирователь адресных сигналов, вход которого подключен к выходам блоков памяти, первый и второй выходы. соединены с пер. выми и вторыми входами блоков памяти и адресных блоков, третий и четвертый выходы формирователя адресных .сигналов и третий и четвертый входы адресных блоков являются соответственно третьим и четвертым входами устройства, четвертые входы блоков памяти, пятые входы адресных блоков и пятый выход формирователя адресных сигналов являются вторым выходом устройства, шестой выход формирователя адресных сигналов соединен с шестыми входами адресных блоков Устройство по п.1, ц е е с я тем, что адресный блок содержит элементы И с первого по третий, первый элемент . НЕ, блоки сравнения, первый регистр, генераторы импульсов, первый коммутатор и дешифратор, выход которого подключен к первому входу втсрого элемента И, второй вход которого соединен с выходом первого блока сравнения, а выход подключен к входу первого элемента НЕ и первому входу первого элемента И, выход первого генератора импульсов соединен с первыми входами первых блока сравнения и регистра, второй и третий входы которого подключены соответственно к выходам второго генератора импульсов и первого элемента И, а выход соединен с первым входом второго блока сравнения, вы" ход которого подключен к первому входу третьего элемента И, второй вход которого соединен с выходом первого элемента НЕ, а выход - с первым входом первого коммутатора, выход которого является выходом формирователя, входами которого являют-, ся соответственно второй вход первого коммутатора и вход первогоифратора, второй вход первого ка сравнения, четвертыйвход первого регистра, второрого блока сравнения ипервого блока сравнениявторого блока сравнениявторого элемента И.НГ, КБ-триггеры.с первого по четвертьп, В-триггер, формирователисигнанов с первого по восьмой, регистры с второго по четвертый, первый и второй регистры сдвига, счетчик, коммутаторы со второго почетвертый, группы усилителей, третийблок сравнения, второй дешифратор,элемент задержки и третий генераторимпульсов, выход которого подключенк первым. входам элементов И с четвертого по седьмой и через второйэлемент НЕ - к С-входам Э-триггера, первого регистра сдвига и к входу элемента задержки, .С-выходы второго и третьего регистров соединенысоответственно с выходами четвертого и пятого элементов И, выходшестого элемента И соединен с первым В-входом первого ВБ-триггера,выход которого соединен с П-входомЭ-триггера, выход седьмого элементаИ соединен с С-входами четвертогорегистра, счетчика и с Б-входамипервого ВБ-триггера и второго регистра сдвига, С-вход которого соединен с выходом восьмого элементаИ, первый выход первого регистрасдвига соединен с первым входомвторо.о дешифратора,.выход которого соединен с первым входом третьего блока сравнения, второй выходпервого регистра сдвига соединен .с первыми входами седьмого формирователя и второго коммутатора, выход которого соединен с Р-входомчетвертого регистра, третий выходпервого регистра сдвига соединенсо вторым входом второго коммутатора, четвертый выход первого регистра сдвига соединен с третьим входом второго коммутатора и с первымвходом девятого элемента И, выходкоторого соединен со счетным входомсчетчика, пятый выход первого регистра сдвйга соединен с 0-входомпервого .регистра сдвига, с вторымивходами четвертого и пятого элементов И, с первыми входами восьмого и десятого элементов И, сВ-входом второго ВБ-триггера и с четвертым входом второго коммутатора,входы с пятого по восьмой которого .соединены соответственно с выходамичетвертого регйстра и формирователей сигналов с первого по третий,первый выход второго регистра сдвига соединен с вторым входом седьмого формирователя сигналов, перный выход которого соединен с 1 Овыми ".ходами усилителей второй группы, второго коммутатора, с Б-входами второго и третьего ВБ-триггеров, второй выход второго регистра сдвига соединен с третьими входами четвертого элемента И и седьмого фор. мирователя сигналов, второй выход которого соединен с вторыми входами усилителей второй группы, третьего коммутатора, с первыми входами четвертого коммутатора и одиннадцатого элемента И, третий выход второго регистра сдвига соединен с Р-входом второго регистрасдвига, с третьим входом пятого элемента И и с четвертым входом седьмого формирователя сигналов, третий выход которого соединен с третьими входами усилителей второй группы, третьего коммутатора, с вторыми входами четвертого коммутатора, шестого элемента И, сВ-входом .четвертого ВБ-триггера ичерез пятый формирователь сигналов - .с первым входом элемента ИЛИ, выход одиннадцатого элемента И соединен с В-входом третьего ВБ-триггера и 8-входом четвертого ВБ-триггера, выход которого соединен с вторым входом десятого элемента И, выход которого соединен с В-входом второго регистра сдвига, выходы второго и третьего ВБ-триггеров соединены соответственно с вторыми входами девятого и восьмого элементов И,выход второго регистра соединен с четвертым входом третьего .коммутатора, выход которого соединен с входами усилителей третьей группы, первый и второй выходы третьего регистра соединены соответственно с вторым входом один,надцатого элемента И и с третьим входом четвертого коммутатора, выход которого соединен с первымивходами усилителей первой группы, первый выход .Э-триггера соединен с вторым входом седьмого элемента И,третин вход которого соединен спервым входом двенадцатого элемента И и с выходом третьего блока сравнения, второй, выход 0-триггера соединен с пятым входом седьмого формирователя сигналов и с вторым входом двенадцатого элемента И, выход которого через шестой формирователь сигналов соединен с вторым вхо11 дом элемента ИЛИ, выход котор го соединен с вторыми входами усилителей,первой группы, выход четвертого формирователя сигналов соединен с вторым входом третьего блока сравнения и с пятым входом третьего коммутатора, шестой вход которого.соединен с четвертым входом четвертого коммутатора и с выходом счетчика, первые выходы усилителей третьей группы соединены с третьим входом третьего блока сравнения, выходы усилителей третьей группы соединены с четвертым входом третьего блока сравнения, выход восьмого фор 96949мирователя сш налов соединен с вторым Н-входом первого РБ-триггера, с Б-входом 0-триггера и с Б-входом первого регистра сдвига, причем В-входы второго и третьего регистров являются входом блока, выходами которого являются выход элемента задержки,. выход второго коммутатора, третий выход первого регистра сдвига, выходы усилителей первой группы, пятый выход первого регистра сдвига, первые и вторые выходы усилителей третьей группы, выходы, усилителей второй группы.Изобретение относится к вычисли.ельной технике и может быть использовано при построении мультипроцессорных вычислительных системЦель изобретения - повышение емкости устройства.На Фиг.1 изображена структурнаясхема запоминающего устройства; нафиг.2 - структурная схема адресногоблока;. на Фиг,3 - структурная схемаформирователя адресных сигналов.Запоминающее устройство (Фиг.1)содержит блоки 1-6 памяти, адресные.блоки 7-12 и формирователь 13адресных сигналов,Каждый из адресных блоков 1-6содержит (фиг,2) элементы И 14 -145с первого по третий, входные шины 15,первый элемент НЕ 16, первый 7 ивторой 18 блоки сравнения, первыйдешифратор 19, первый регистр 20,первый генератор 21 импульсов, второйгенератор 22 импульсов и первый коммутатор 23.Формирователь 13 адресных сигналов (фиг, 3) содержит элементыИ 24-32 с третьего по двенадцатый,элемент ИЛИ 33, второй элемент НЕ 34Сф9Б -триггеры 35-38 с первого по четвертый, Р-триггер 39, формирователи40-47 с первого по восьмой, второй48, третий 49 и четвертью 50 регистры, первый 51 и второй 52 регистрысдвига, счетчик 53, второй 54, третий 55 и четвертью 56 коммутаторы,первую 57, вторую 58 и третью 59 группы усилителей, третий блок 60сравнения, второй дешиФратор 61,элемент 62 задержки и третий генератор 63 импульсов.Устройство работает следующим об разом.С устройством связано несколько ЭВМ (не показаны). Каждая ЭВМобращается к запоминающему устройству в строго отведенное для нее 10 время. Выданный ЭВМ адрес дополняется формирователем 13 адресом ЭВМ,который вместе со старшей частьюадреса от ЭВМ поступает во все адресные блоки 7-12. Здесь они сравни ваются с хранимымадресом блоков1-6 памяти. Адре ныл блок, определивший равенство полученного сос-тавного адреса с хранимым, передаетполученную команду в соответствую щий ему блок памяти, который выполняет ее. Так как формирователь 13для каждой ЭВМ выдает разные адреса ЭВИ, то каждой из ЭВМ доступны свои группы блоков памяти и не 25 доступны блоки памяти других ЭВМ,о существовании которых они могутне знать. Такой режим работы ЭВМ, .подключенных к данному запоминающему устройству, соответствует режиму работы трех независимых одна отдругой ЭВМ. Обмен информацией между ЭВМ осуществляет , формирователь13 по программе, написанной длянего одной из ЭВМ и помещенной водин из блоков памяти. Начальныйадрес этой программы.ЭВМ. записываетпо условленному. адресу. Эта записьявляется сигналом для начала работыформирователя 13. Он считывает дваслова программы. Первое слово указывает исходный адрес блока памяти.Второе слово указывает адрес, который необходимо присвоить данномублоку памяти, 11 а основании этихслов формирователь 13 выдает команду"Записать адрес , а адресный блок,соответствующий необходимому блоку памяти, выполняет ее и запоминает новый адрес для блока памяти. Так могут быть заменены адреса для любогочисла блоков. памяти. После этого каждая из ЭВМ имеет доступ к новым груп-пам блоков памяти.1 Так, формирователь 13, взаимодействуя с адресными блоками, обеспечивает установку дополнительныхблоков памяти, позволяющих иметьне только всем трем ЭВМ доступ кмаксимально возможной для нее памяти, но и выделять такие же объемыпамяти условным ЭВИ. Кроме этого,данное взаимодействие обеспечива 110 ет оперативную передачу любогочисла блоков памяти от одной ЭВМк второй, т.е, фактически каждойЭВИ давать возможность работать соперативной памятью, значительно 15превышающую максимальные возможностиадреса обращения к запоминающемуустройству.1196949 аэ 7570/52 Тираж 583 ВНИИПИ Государственного коми по делам иэобретений и отк 113035, Москва, Ж, Рауо 1 скписное та СССР ти 5 аб