Запоминающее устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИРЕСПУБЛИК 9) (11 С 11 С 11 0 ПИСАНИЕ ИЗОБРЕТЕНИ ЕТЕЛЬСТВУ АВТО овател т пер 8 аетсярегист зепО к запомибыть истоматики ОСУДАРСТВЕННЫЙ КОМИТЕТ СССРО.ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЦТИЙ(71) Киевский научно-исслекий и конструкторский инстферийного оборудования(57) Изобретение относитсянающим устройствам и можетпользовано в устройствах ав и вычислительнои техники. Целью изобретения является повышение быстродействия устройства. Запоминающее уст"ройство (ЗУ) содержит шинный формирователь, блок коррекции, блоккодирования, первый и второл регистры,накопитель, дешифратор синдрома, элементы И-НЕ, блок местного управления.В устройстве обеспечивается фиксацияи сравнение текущего адреса обращения к ЗУ с адресом предыдущего обраг;ения. При повторном чтении по томуже адресу или чтении после записи потому же адресу информация выдна выход ЗУ непосредственно сра данных, минуя накопитель.ф лы 1 иле1246137 Изобретение относится к запоминающим устройствам (ЗУ) и может бытьиспользовано в устройствах ньиислительной техники и автоматики,Целью изобретения является повышение быстродействия запоминающегоустройства.На чертеже изображена схема запоминающего устройства.Устройство содержит шинный формирователь 1, двунаправленные информационные входы-выходы 2, блок 3 коррекции, блок 4 кодирования, первыйрегистр 5 и второй регистр 6, первыйвход 7 синхронизации устройства., пав 5копитель 8 дешифратор 9 синдромас вторым входом 10 синхронизации устройства, первый 11 и второй 12 эле-"менты И-НЕ, блок 3 местного управления с перьым 14 и вторым 15 входами задания рею 1 ма устройства, входом16 обращения и третьим входом 17синхронизации устройства, адресныевходы 18, третий регистр 19 с четвертым входом 20 сипхронизации устройства, вход 21 записи.Блок 13 местного управления содержит регистр 22 адреса, компаратор 23,коммутатор 24,элемент И-НЕ 25, элементИ 26,триггер 27, выход 24 коммутатора ЗОявляется первым выходом 28 блока 13 местного управления. Устройство работает следующим образом. 35В режиме записи входная информация по общей шине 2 данных при наличии сигнала 16 обращения к устройству через шинный формирователь 1 11 ос тупает на информационные входы перво го регистра 5 и заносится н него фронтом перного синхроспгнала 7 С выходов первого регистра 5 данные поступают на входы первой группы блока 4 кодирона 1 п 1 я для Формирования 45 контрольных битов и на информационные входы накопителя 8. Сигналом 21 разрешения записи второй регистр 6 и триггер 27 устанавливаются, например, в состояние "Ог,О", при этом 5 О на входы второй группы блока 4 кодиоования поступает уровень "Лог.О" и блок 4 кодирова 1 зия Формирует контрольные биты, поступающие далее на контрольные входы накопителя 8. 55 Адрес ячейки памяти, в которую неОбходимо произнести запись данных, поступает по адресным входам 18 и запоминается в регистре 22 адреса,Изменение содержимого регистра 22 адреса производится фронтом третьегосинхросигнала 17 устройства. С выходон р гистра 22 адреса сигналы поступают на адресные входы накопителя 8,на входы записи и обращения которогопоступают соответственно сигналы записи 1 и обращения 16: Таким образом, осуществляется работа устройства н режиме записи данных.Фронтом четвертого синхросигнала20 информация, присутствующая на входах-н 1 ходах 2, заносится также в третий регистр 19 аПри считывании информации компаратор 23 блока 13 местного управлениясравнивает адрес считываемого слова,поступивший на адресные входы 18,с содержимым регистра 22 адреса, после чего новый адрес заносится в регистр 22 адреса фронтом третьегосинхросигнала 17,При несравнении этих адресов и отсутствии управляющего сигнала на входе 14 задания режима устройства на выходе 24 коммутатора устанавливается уровень "Лог.О", на выходе элемента И-НЕ 25 - "Лог,1" тем самым разрешая прохождение сигнала 16 обращения к устройству через элемент И 26, на выходе которого при этом устанавливается уровень Лог.", на выходе первого элемента И-НЕ 11 Лог,О", На выходе нторого элемента И-НЕ 12 устанон:ится уровень "Лог.1", запрещающий ныдзчу информации из третьего резистра 19 на входы-выходы 2. Одновременно с выхода элемента И 26 сигнал Обращения поступает на вход 1 шинного Формирователя 1 и накопителя 8, С информационных и контрольных выходов накопителя 8 считанные динные поступают на информацлопн 1 е входы первого 5 и второго 6 регистров, н которые заносятся фронтом первого синхросигнала 7, С выходов регистров 5 и 6 данные поступают на входы первой и 1 зторой группы блока 4 кодирования, который из информационных данных формирует ноззые контрольные биты и сравнивает их со считанными контрольнь 1 ми битами поступившими на входы второй группы блока 4 кодирования, Результат сравнения поступает на входы де 1 шлфратора 9 синдрома, который в случае возникновения ошибки укгзынает1246137 20 30 номер разряда информационного слова, в котором произошла ошибка. Блок 3 коррекции, на входы первой группы которого поступают считанные информационные данные с выходов первого 5 регистра 5, на входы второй - указатель ошибки, производит исправление ошибочного бита и выдает скорректированные биты данных через шинный формирователь 1 на входы-выхо ды 2. Информация, выданная на входы-выходы 2, также заносится в третий регистр 19 Фронтом четвертого синхросигнала 20,В случае сравнения адреса слова, 15 поступившего на адресные входы 18 устройства, с хранящимся адресом в регистре 22 адреса компаратором 23 на выходе коммутатора 24 устанавливается уровень Лог. , на выходе элемента И-НЕ 25 - "Лог,О", запрещающий прохождение сигнала 16 обращения через элемент И 26. Сигнал "Лог,О" на,выходе элемента И 26 установит на выходе первого элемента 25 И-НЕ 11 уровень "Лог,1", при этом на выходе второго элемента И-НЕ 12 появится Лог.О, разрешающий выдачу информации из третьего регистра 19 на входы-выходы данных 2.Выдача информации из третьего регистра 19 на входы-выходы 2 независимо от режима (записи либо считывания) и результата сравнения их предыдущего и настоящего адресов может быть осуществлена подачей на вход зацания режима сигнала 14 устройства. Вход 15 задания режима разрешает прохождение через коммутатор 24 сигналов либо с выхода тригге 40 ра 27, либо с входа 14 задания режима.Сигнал 28 с первого выхода блока 13 местного управления информирует потребителя (например, процессор)45 об ускоренной выдаче данных.Подачей второго синхросигнала 10 ЗУ переводится в режим работы без коррекции, тем самым облегчает отладку устройства при его производст 50 ве и ремонт при эксплуатации. Таким образом, благодаря введено третьего регистра, элементов И-НЕ и блока местного управления, содержащего регистр адреса, компаратор, триггер, коммутатор и элементы И-НЕ и И, существенно снижается время получения данных при повторном чтении,чтении информации после записи потому же адресу, Прием и запоминаниев режиме записи адреса и записываемого слова позволяет освободить шины данных и адреса дпя других абонентов системы. В конечном итоге увеличивается быстродействие устройствав целом, Запоминающие устройства спредлагаемой структурой дают значительный выигрыш в быстродействии иих целесообразно применять в случаях многократных операций со словом,передаваемым по общим шинам данных,побайтового приема данных из ЗУ, уплотнения информации чтения с перезаписью по другому адресу, Кроме того,отличная от известного устройстваорганизация связей между шинным формирователем, первым регистром и накопителем, подключение входа установки второго регистра к шине режима позволяет упростить построениеблока кодирования (отсутствует блоксравнения), увеличить быстродействие устройства, а также расширитьобласть применения ЗУ, так как впредлагаемом устройстве первый регистр используется для хранения нетолько считываемых, но и записываемых данных. Формула изобретения 1. Запоминающее устройство, содержащее накопитель, информационные входы которого соединены с входами первой группы блока кодирования и блока коррекции и с выходами первого регистра, информационные входы которого подключены к выходам шинного формирователя и к информационным 1 выходам накопителя, контрольные выходы которого соединены с информационными входами второго регистра, а контрольные входы подключены к информационным входам дешифратора синдрома и к выходам блока кодирования, входы второй группы которого соединены с выходами второго регистра, входы второй группы блока коррекции подключены к выходам дешифратора синдрома, а выходы соединены с входами шинного формирователя, двунаправленные входы-выходы которого являются информационными входами-выходами устройства, а первый управляющий вход соединен с входом установки второго регистра, с входом записи накопителя и является1246137 С 51 ЧЕТВЕртЬ 1 М ВХОДОМ СИНХрОНИЗацииустройс 1 ва, а ииармациониые входыВыходы соединены с ин 1 рормационнымивходами-выходами устройства,2, устройство по и.1, о т л и -ч а ю щ е е с я тем, что блок местного управления содержит коммута 10 тор, Выход которого соединен с вторым входом элемента И-НЕ, а третийвход поцключен к выходу триггера,установочный и счетный входы которого соединены соответственно с пер 15 Вым вхо,цом элемента И-НЕ и с входомсинхронизации регистра адреса, аинормационный вход подключен к выходу компаратора, входы первой и второй групг 1 которого соединены соот-20 ветственно с выходами и информацио -ными входами регистра адреса, выхоцэлемента И-НЕ подключен к второмувходу элемента И, первый и второйвходы коммутатора, первый вход эле 25 мента И, вход синхронизации регистра адреса. и первый вход элементаИ-НЕ являются соответственно первым,вторым, третьим, четвертым и пятымвходами устройства, информационныевходы регистра адреса - входами группы блока местного управления, а вы- .ходы коммутатора, элемента И и регистра адреса - соответственно егог 1 ервым и вторым Выходами и выходамигруппы выходов,Составитель О.ИсаевТехред В,Кад 1 р ецактор Б.Ивано Заказ 400 б/4 Тираж 54 15 ЕПП 1 НИ Государствен 11 по делам изобре 113035, Москва, Жо сно о комитета СССРний и ОткрытийРаушска 51 набе п 5 лиграА ая, 4 ское предпркятие, г.у 51 зводствен л,Проек Входом за 11 иси ус 1 ро 11 с 1 В 1, входысинхронизации первого, второго регистров и дешиАратора синдрома являются соответстве 1 но первым и вторым входами синхронизации устройства. о т л и ч а ю щ е е с я тем,что, с целью повышения быстродействия, в него введены третий регистр,первый и второй элементы И-НЕ, блокместного управления, причем первыйи второй входы блока местного управления являются входами задания режима устройства, третий и четвертыйвходы - соответственно входом обращения и третьим входом синхронизации устройства, а входы группы - адресными входами устройства, причемпервый выход блока местного управления соединен с вторь 1 м входом второго элемента И-НЕ и является управляющим Выходом устройства, второйвыход подключен к второму управляющему входу шинпого формирователя,входу обращения накопителя и к второму входу первого элемента И-НЕ,пятый вход подключен к первому входу первого элемепта И-НЕ и к входузаписи устройства, а 1 зыходы группысоединены с адресными входами накопителя первый вход второго элемента И-ПГ подключен к выходу перво -го элемента И-НЕ а В 1.1 ход соединенс Входом выборки третьего регистра.,вход синхро 1 п 1 зации которого являетрректор М,Максимишинеп