Устройство для деления чисел

Союз Советских Социалистических . РеспубликОП ИСАНИЕИЗОБРЕТЕН ИЯ К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(45) Дата опубликования описания 07.07.7(51) М, Кле б 06 Т 7/52 осударственнын комитетСоввта Министров СССРоо делам нзооретеннйн открытий(71) Заявител ский радиотехнич инсти СТРОЙСТВО ДЛЯ ДЕЛЕНИЯ ЧИС ьной м вь хн ные операции ное время; на каждобходимо вычисляЕ; 2причемнием шага, что з ия этих значений прим атели, для реализации большой объем оборуд го шага вычислений н содержимого суммато соответствующие реги дополнительное время мени получен ит матричные сдвиг торых требуется ния; после кажд ходима передачавычитателей в ова я об- ровга ыменьшими затрасоким быстродейти вычислений. что тратитсялений. обретение относится к вычислитее особенно к специализированн числителям, и предназначено для выполи ния операции деления двух чисел.Известно устройство для деления чисе содержащее многовходовой элемент И, регистр делимого, выход которого соединен со входом сумматора-вычитателя делимого регистр делителя, выход которого соедин со входом сумматора-вычитателя делителя. 1 ООднако для получения делимого у= А-В необходимо проводить подготовитель что требуется дополнительом шаге вычислений неть значения х; 2 и 5возрастает с возрастааставило для сокращения Бель изобретения - сократить объем оборудования для упрощения устройства и псвысить быстродействие.Это достигается тем, что в устройстве отсутствуют сдвигатели, сумматор-вычитатель и регистр частного с соответствующими связями, а дополнительно в него введен блок управления, первый вход которого соединен с первым выходом сумматора-вычитателя делителя, вторые выходы котооого через многовходовой элемент И соединены со вторым входом блока управления, выход которого подключен к управляющим входам всех сумматоров-вычитателей и регистров, при этом установочные входы регистра делимого и сумматора-вычитателя делимого подключены к первой шине входного сигнала, а установочные входы регистра делителя и сумматора-вычитателя делителя подсоединены ко второй шине входного сигнаустройство отличаетсяами на оборудование, выствием при высокой точносремя выполнения делениясоставляет величину 1 причем 11где Т - время одного сложения (вычийтания),- число шагов.Устройство для деления чисел содержит регистр делимого 1, сумматор-вычитатель делимого 2, регистр делителя 3, сумматорвычитатель дептеля 4, блок управления 5, многовходовой элемент И 6.Пусть нужно выполниь деление а/Ь (а и 1 - нормализованные числа). Алгоритм вычислений запишется 10 с;=,о где + 1при О11 ри и ) 17О, при Ь, = 1 (останов) Причем.= 1, , Г 1 ри Ь;, = 1 на любом промежуточном шаге ( 1. ) определяется значение частного и вычисления прекращаются, что сокрашает время вычислений.Устройство работает следующим образом,В регистр делимого 1 и сумматор-вычитатель 2 заносится через объедпенные устаовочные входы делимое "д ф; в регистр делителя 3 и сумматор-въчитатель 4 - делитель , также через свои объединенные входы. Занесение операндов "о ф и " Ь " в регистры 1 и 3 производится со сдвп ом на один .разряд, т.е, и регистры 1 и 3 сразу же заносятся зачеи с 2 и Ь 2соответственно, 35Вычислительный процесс состоит из пооледовательностишагов, заключаошихся в передаче из,регистров 1 и 3 значений с 2 и Ь 2 в соответствующие сумматоры-вычитатели 2 и 4 для сложения или вычитания из содержилюго этих сумматоров в соответствии со знаком 6 . Так как7нормализованное число (делитель) по велиЧине меньше единицы, на первом шаге всегда , = + 1. Одновременно с операцией сложения (въчитапя) в сумматорах на каждом шаге, в регистрах 1 и 3 производится сдвиг содержимого их только на один разряд на каждом шаге для олучеши величи-ны д 2 и2, используемых на сэ уо дуюшем шаге вычшяей. Все шаги вычислений аналогичны, При Ь= 1 процесс останавливается блоком управления, входы которого связаны с двумя выходами сумматора-вычитателя 4, причем первый выход его - выход разряда, находящийся слева от двоичной запятой, и сигнал появляется при о1 Второй выход элемента 4, представляющий собой группунулевых выходов триггеров дробной части сумматора-вьчитателя 4, где- количество разрядов в дробной части, через лноговходовой элемент И 6 связан со вторыл входом блока управления 5. В случае, когда одновременно на входах блока управления 5 сигналы присутствуют, это соответствует досрочному окончанию вычислений (нри)По окончании вычислений результат- частное находится в сумматоре-вычитателе 2.Погрешность вычислений л при разрядностибудет Ь ( Ъ 2 , что подтверждает высокую точность вычислений при высоком быстродействии (1) и малых аппаратурных затратах.Формула изобретенияУстройство для деления чисел, содержашее многовходовой элемент И, регистр делимого, выход которого соединен со входом сумматора-вычитателя делимого, регистр делителя, выход которого соединен со входом сумматора-вьчитателя делителя, о т личаюшееся тем,что,сцелью упрощения устройства и повышения быстродействия, в него дополнительно введен блок управления, первый вход которого соединен с первым выходом сумматора-вычитателя делителя, вторые выходы которого через многовходовой элемент И соединены со вторым входом блока управления выход которого подключен к управляющим входам всех сумматоров-вычнтателей и регистров, при этом установочные входы регистра делимого и сумматора-вычитателя делимого подключены к первой шине входного сигнала, а установочные входы регистра делителя и сумматора-вычитателя делителя подсоеднены ко второй ше входного сигнала,к аз 1 3 18/1 354 ЦППИПИ Го СССЕ ний Рау иал ППП "Патент", г. Ужгород, ул. Проектная, 4 Тираж 864 ударственного к по делам изоб 5, Москва, Ж Подписноеовета Министрооткрытийкая цабд. 1/