Устройство для умножения

ОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТГЛЬСТВУ(11) 579 б 17 исоединеиием заявки06 Г 7/5 ввуррвтавввмй ввавтвтВвввтв Вввввтрвв ВИРвв свае ввврвтввввв втврмтав(45) Дата опубликования описания 29,11,7) Заявитель механики йН Казахской ССР ститут математ(54) УСТРОЙСТВО ДЛЯ УМНОЖЕН тр памяти. одключен к ования попвхо бл тистиотаю тся к обла и, в части ожения, ра ия остаточ 0 ся 25 Изобретение относи с вичислительной техник о к устройствам для умн б щим в системе счислен ных классов. 5Известны устройства умножения 1 работающие в позиционной системе счисления и содержащие регистры множимого, множителя и произведения, сумматор и блок элементов И. 1Недостатком таких устройств является невозможность работы в системесчисления остаточных классов, чтовлечет за собой низкое быстродействие.Наиболее близким техническим реше нием к изобретению является устройство, содержащее регистр множимого, регистр миожителя, блок модульногоумножения и сумматор 21Недостатком устройства являет 20 низкое быстродействие.Целью изобретения является повышение быстродействия.Эта цель достигается тем, что в предложенное устройство введены форми- рователи поправки множимого и множителя, блоки вычитания множимого и множителя, блоки деления множимого и множителя, формирователь преобразованного множимого и формирователь преобра- О зованного множителя, регисВыход регистра множимого ппервому входу блока формирравки множимого и к первому ду 4ка вычитания множимого. Выход регистра множителя подключен к первому входу формирователя поправки множителя ик первому входу блока вычитания множителя, второй вход которого подключен к выходу формирователя поправкимножителя и к первому входу формирователя преобразованного множителя, второй вход которого подключен к первомувходу блока модульного умножения, к выходу блока деления множимого и к пер.вому входу сумматора, второй вход которого подключен через цагистр дамамик выходу блока модульного умножения,второй вход которого подключен к первому входу формирователя преобразованного множимого, к третьему входу сумматора и к выходу блока деления множителя, Вход последнего подключен к выходу блока вычитания множителя, третий вход которого подключен к второмувходу формирователя поправки множителя и к выходу формирователя преобразованного множителя. Вход блока деленыямножимого подключен к выходу блока вычитания множимого,второй вход которого подключен к выходу Формирователя преобразованного множимого и к второму входу формирователя поправки множимого. Второй вход формирователя преобразованного множимого подключен к вы ходу формирователя поправки множимого и к третьему входу блока вычитания множимого.На чертеже дана структурная схема устройства.10Оно содержит регистр множимого 1, регистр множителя 2, формирователь поправки множимого 3, формирователь поправки множителя 4, блок вычитания множимого 5, блок вычитания множителя б, блок модульного умножения 7, блок деления множимого 8, блок деления множителя 9, формирователь преобразованного множимого 10, формирователь преобразованного множителя 11, регистр памяти 12 и сумматор 13.Устройство работает следующим образом.АВРезультат умножения С, разный - можно представить какцс (Д-аНВ - Ь) с 1 В У сЬ (1)+ + - сР Р Р Р Р ГДЕ,А - мнолимое,В - множитель.При этом величина поправки о тако 80 ва, что разность А- о делится без ьстатка на Р , .а величина поправки6 такова, что разность В- Ь делится без остатка на Р , Величина Р). являет. ся первой частью диапазона Р системы 35 счисления и выбрана из условия, чтор акр . При этом , =РР)Р)Величина Р является второй частью диапазона Р системы счисления и выбрана иэ условия, что Рк Р/Р; при 4 ОЪ=й,),рЧ.- ) ." ясно,личина диапазона Р системы счисления равна Р - Р 1 Р . В соответствии с формулой (1) множимое А подается на йервый вход формирователя поправки ,р множимого 3, который вычисляет значение поправки о множимого, Множитель В подается на вход Формирователя поправки множителя 4, который вычисляет значение поправки Ь множителя. Множимое А подается на вход блока вычитания множимого 5, на второй вход котоааго с выхода формирователя поправки множимого 3 подается поправка а множймого, который вычисляет значение раз 69 носТи А- О Множитель В подабТся на вход блока вычитания множителя б, на второй вход которого подается поправка Ь множителя и блок б вычисляет зна. чение разности В- ЬБлок деления множимого 8 осуществ- Ю ляет деление величины А- О й;Г величину первой части Р; диапазона Р Паи этом получают частное АБлок деления множителя 9 осуществляет получение частного В. бб Блок модульного умножения 7 вычисляет значение А В, которое запоминается в регистре памяти 12.Значение ц В преобразованного множимого вычисляется формирователем преобразованного множимого 10, значение6 А преобразованного множителя,вычисляется Формирователем преобразованнотго множителя 11.На этом первый этап работы устройства заканчивается. Далее правая частьравенства ( 1) преобразуется в две части РР; Р, , При этом получаютя В (Я-а) В-Ь) оВ ЬА абР Р Рсс РРРРРА-а В-Ьтак как =Ъ,то полуР:РкчаютАВ В ЬЯ ь- =АБгде дЪ - погрешность метода умножения, причем - (1,аьДля нахождения второго слагаемого.необходимо а В разделить на первуючасть Р диапазона Р системы счисления. Это деление реализуется путем,подачи с В на вход формирователя поправки множимого 3 и на вход блока вычитания множимого 5. При этом с выхода блока деления множимого 8 получают частное , которое подаетсяаьна вход су тора 13.Значение в А вычисляется аналогич-.но.Частное с выхода блока делеЬАния множите подается на третий входсумматора 13, на первый вход которогос выхода регистра памяти 12 подаетсязначение А В.С выхода сумматора 13снимается результат С=ф,за счет введения дополнительных блоков предложенное устройство может работать в системе счисления остаточныхклассов, что,повышает Его быстродействие по сравнению с устройствами дляумножения, работающими в позиционнойсистеме счисления из-эа независимойпоразрядной обработки информации.формула изобретенияУстройство для умножения, содержа" щее регистр множимого, регистр множителя, блок модульного умножения и СУМ- матор, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия, в него введены формирователь поправки множимого и формирователь поправки множителя, блок вычитания множимого и блок вычитания множителя, блок деления множимого и блок деления множителя, Формирователь преобразованного множимого, формирователь преобразованного множителя, регистр памяти; причем выход регистра множимого подсоединен ко входу формирователя поправки множимого и к входу блока вычита579 б 1подключен к второму входу формирователя поправки множителя и к выходу формирователя преобраэованного множителя;вход блока деления множимого подключенк выходу блока вычитания множимого,второй вход которого подключен к выходу формирователя преобразованного множимого и к второму входу формирователя поправки множимого, второй вход формирователя преобразованного множимого подключен к выходу формирователяпоправки множимого и к третьему входублока вы итания множимого. Источники информации, принятые во внимание при экспертизе:1, Карцев М,А. Арифметика цифроВых машин. М., 1969, стр. 393-45 б.2, Патент США 9 2022785 кл . 235- 165 . б .1 1, 19 б 9,Составитель В.Техред Н.Бабурк уков. Корректор М. Демчи актор Л. Утехин Тираж 818 ЦНИИПИ Государственног по делам изобре 113035, Москва, Ж, каз 4396 45 По комит ений и аушска Филиал ППП Патент, г. Ужгоро роектная ния множимого; выход регистра множителя подключен к первому входу формирователя поправки множителя и к первому входу блока вычитания множителя, второй вход которого подключен к выхо 5 ду формирователя поправки множителя и к первому входу формирователя преобразованного множителя, второй вход которого подключен к первому входу блока модульного умножения, к выходу блока деления множимого и к первому Входу сумматора, второй вход которого Подключен через регистр памяти к выходу блока модульного умножения; второй вход которого подключен к первому входу формирователя преобразованного множимого, к третьему входу сумматора,выходу блока деления множителя, вход Которого подключен к выходу блока вычитания множителя, третий вход которого исноеа Совета Министров СССткрытийнаб., д, 4/5