Устройство для вычисления сумм произведений

СОюз Советских Социалистических Республик(22) Заявлено 10.11.75 (21) 2188733/24 51) М, Кл.а б 06 Г 7/52 исоединением заявки Ме сдарственный комитет (23) Приоритет Совета Министров СССРпо делам изобретенийи открытий Опубликовано 15.06,77. Бюллетень УеДата опубликования описания 26.07.77В. П, Боюн и Л. Г. КозловОрдена Ленина институт кибернетики АН Украинской 54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ СУММ ПРОИЗВЕДЕНИЙ х в сумматоре 4(тз=1 одтд 1+ив области ци овой ы ддг парных произ л в этом устройо по формуле:д + гп + тз)фия сигнала через 15 суммызрядном и перемод"ле ых дл г па 30 Изобретение относится к фрвычислительной техники.По основному авт. св. 480077 известно устройство для вычисления сумм произведений,содержащее регистры множимого и множителя, сумматор и матрицу модулей, входыкоторой соединены с выходами регистровмножимого и множителя, а выход - с первыми входами сумматора,Время вычисления суммведений и-разрядных чисестве может быть вычисленТ., = (1, +1 +1) (игде 1 ь - время прохожденвентиль,1- - время суммирования на одноразрядном модуле,лап - время запоминанияноса на однора(узап е )тд - количество тактов, необходим яумножения и суммирования рчисел (тд=/г),т 2 - количество тактов, затрачиваемыхна умножение и суммирование 2 ппар нулевых значений множимого имножителя (т,=2 п),т, - количество тактов, необходимых длясуммирования переносов, возникаю 1),р - основание системы счисления,Основным недостатком этого устройства является узкий класс решаемых задач, поскольку устройство предназначено для вычисления сумм произведений только положительных чисел. В ряде практических задач, в частности при решении системы линейных алгебраических уравнений, возникает необходимость в перемножении матрицы, элементы которых - числа с различными знаками.Целью изобретения является расширение класса решаемы. задач.Это достигается тем, что в предлагаемое устройство введены блоки элементов И и элемент ИЛИ, причем информационные входы первого блока элементов И соединсны с инверсными выхода ми регистра множимого, а выходы - со вторыми входами сумматора, информационные входы второго блока элементов И соединены с инверсными выходами регистра множителя, а выходы - с третьими входами сумматора, выходы разрядов знаков регистра множимого н множителя соединены соответственно с первым входом элемента ИЛИ и управляющим входом второго блока элементов И и со вторым входом элемента ИЛИ и управляющим входом первого блока элементов И, выход элемента ИЛИЗначение результата без корректировки(1 - а) (1 - Ь) а 0 Ь 0 подключен ко входу знакового и дополнительных разрядов сумматора.На чертеже показана схема предлагаемого устройства.Устройство содержит регистр множи мого 1, регистр множителя 2, матрицу модулей 3, сумматор 4, первый блок элементов И 5, второй блок элементов И 6 и элемент ИЛИ 7, Сумматор 4 содержит и основных, 1 одрй дополнительных и знаковый разряды. Первые и вторые входы матрицы модулей 3 подсоединены соответственно к прямым выходам регистров множимого 1 и множителя 2, а выход - к первым входам сумматора 4, Выходы первого и второго блоков элементов И 5 и 6 соединены со вторыми и третьими входами сумматора 4, а входы - соответственно с инверсными выходами регистров множимого Корректировка результата происходит в сумматоре 4 через первый и второй блоки элементов И 5 и 6 под управлением знаков множимого и множителя.Во втором и третьем случае на сумматор 4 подаются проинвертированные коды множимого и множителя, а в знаковый, дополнительные и младший разряды сумматора 4 добавляются единицы.В четвертом случае, кроме подачи на сумматор 4 проинвертированных кодов множимого и множителя и добавления в младший разряд сумматора 4 двух единиц, необходимо вычесть единицу из младшего дополнительного разряда сумматора 4. Зто осуществляется также подачей единиц на входы знакового и дополнительных разрядов сумматора 4, Дополнительные разряды в сумматоре 4 введены на случай переполнения результата, который получается на выходах 8 и 9 в дополнительном коде.Время получения суммы 1 г произведений равно (Й+т+тз+1) тактов, где лг, равно 2 и нулевых тактов для выхода результата из матрицы модулей 3, и тз равно (и+Е ) тактов 1 и множителя 2. Входы элемента ИЛИ 7подключены к выходам разрядов знаков регистров множимого 1 и множителя 2, а выход - ко входу знакового и дополнительных5 разрядов сумматора 4.Устройство работает следующим образом,В качестве модулей в матрице 3 могутбыть использованы одноразрядные трехвходовые сумматоры с запоминанием суммы и пе 10 реноса, имеющие на одном из входов одноразрядную схему умножения,Каждый такт в регистры множимого 1 имножителя 2 поступает очередная пара чисел, заданная в дополнительном коде, В за 15 висимости от знаков множимого и множителянеобходима корректировка результата, в соответствии с нижеприведенными формулами(а - множимое, 1 г - множитель); для суммирования переносов в сумматоре 420 (г. - число дополнительных разрядов).Работа устройства иллюстрируется приме 4ром вычисления величины с= - Х а;1 г, для:4 ви, =- - 0,75= 1,010; а 2= О,о = 0,100;25 а,= - 0,5=1,100; а 4= - 0,5=1,100;Ь,=+0,7 о=0,110; 62=- - 0,75=1,010;Ьз = 0,5 = 0,100; Ь 4= - 0,25 = 1,110;с = - 1,0625 = 1,01111.Последовательность переработки информаЗ 0 пии в устройстве для этого примера представлена в таблице.Результат вычислений в дополнительномкоде содержится на выходах 8 и 9; С=1,0,1 1 1 1.З 5 Технико-экономический эффект изобретения состоит в том, что значительно расширился класс решаемых на нем задач, поскольку устройство позволяет вычислять сумму произведений как положительных, так и40 отрицательных (представленных в дополнительном коде) сомножителей, что являетсянеобходимой операцией в ряде практическихзадач,561963 2 нулевых тактов чисел пар Такты Результат 4 1 31 з1 г1,Коды регистров 3 2 з 2 г 2,С П С Содержимое матрицы модулей 3 и блоков элементов И 5 и б 1 - знак П С П С П С П С П С П С П 4, 4 4 з 4 г 41 4 з 44 Содержимое сумматора 4 О в цел часть1 - старшие 1 - разряды Формула изобретения Устройство для вычисления сумм произведений по авт. св. 480077, отличающееся тем, что, с целью расширения класса решаемых задач, устройство содержит блоки элементов И и элемент ИЛИ, причем информационные входы первого блока элементов И соединены с инверсными выходами регистра Ззг Зз, Згз Зз 3 Зз 31 г 3 5 з 5, 5, бз Ог 6,П С П С П С О П П С П С П С П С П С П С П С П С П С П С О О О О 1 О О о о о о О О О О О О О О О О О О О 1 О О О 1 О О множимого, а выходы - со вторыми входами сумматора, информационные входы второго блока элементов И соединены с инверсными выходами регистра множителя, а выходы - с третьими входами сумматора, выходы разрядов знаков регистра множимого и множителя соединены соответственно с первым входом элемента ИЛИ и управляющим входом второго блока элементов И и со втовым вхоРедактор Н, Каменская Корректор А. Степанова Заказ 1948/2 Изд.526 Тираж 818 Подписное ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Типография, по. Сапунова, 2 дом элемента ИЛИ и управляюшим входом первого блока элементов И, выход элемента ИЛИ подключен ко входу знакового и дополнительных разрядов сумматора.