Устройство для умножения частоты сигналов

О П И С А Н И Е 111 528567ИЗОБРЕТЕНИЯ Союз Советских Социалистических Республик(51) М. Кл Государственнын комите Совета Министров ССС) Заявитель УМНОЖЕНИЯ ЧАСТОТЫ СИГНАЛОВ 54) УСТРОЙСТВ ВХмнхс1Ннмнн максималь НХмнн мн жаемой частоть ое значения умнно.близким техничобретению явля и минималь соответствеНаиболее данному и ским решениемется умножител Изобретение относится к области автоматики и вычислительной техники и может быть использовано в устройствах измерения и преобразования частоты.Известно узкодиапазонное быстродействующее устройство умножения частоты 1), основанное на логической обработке кода периода входного сигнала, которое содержит генератор, измеритель приращения периода входного сигнала, двоичный умножитель, схему вычитания частот и схему управления. При этом выход двоичного умножителя подключен к входу схемы вычитания частот, второй вход которой соединен с генератором, а выход - со входом двоичного умножителя. Код приращения периода по окончании последнего переписывается в регистр двоичного умножителя, в результате чего на выходе схемы вычитания частота будет постоянное число раз выше входной.Недостатком такого устройства является узкий входной диапазон, не превышающий частоты, содержащий генератор, выход которого соединен со входамн блока управления и со входом узла вычитания, другои вход которого подключен к выходу элемента ИЛИ, входы которого соединены с выходами элементов И, входы каждого из которых подключены к выходам соответствующих разрядов регистра и первого двоичного счетчика, информационный вход которого соединен с выходом узла 10 вычитания, второй двоичный счетчик регистр,элементы И, второй регистр и узел сравнения; выходы второго двоичного счетчика подключены к одним из входов узла сравнения и через элементы И, другие входы которых соеди иены с выходом блока управления, - ко входамвторого регистра, выходы которого подключены к другим входам узла сравнения и через другие элементы И, вторые входы которых соединены с выходом узла сравнения, к соот ветствующим входам первого регистра, информационный вход второго счетчика подключен к выходу блока управления, второй вход которого соединен со входной шиной.Недостатком этого умножителя является уз кий входной диапазон, Смещение диапазонав принципе легко достигается изменением частоты генератора, однако при этом приходится либо ограничиваться наименьшим коэффициентом умножения (что определяет большую 30 погрешность устройства), либо это приводит к10 откуда = 256. 15 50 56 60 65 увеличению задержки на операцию умножения (генерирование умноженной частоты на выходе устройства в соответствии со значением периода начнется по прохождению нескольких периодов).Цель изобретения - уменьшение погрешности и расширение входного диапазона.Это достигается тем, что в умножитель введен блок изменения коэффициента деления, к выходам которого подключены управляющие входы первого и второго двоичных счетчиков и узла сравнения, а входы блока изменения коэффициента деления соединены с выходом блока управления и выходами первого и второго двоичных счетчиков.На чертеже показана блок-схема предлагаемого устройства.Устройство содержит генератор 1; узел вычитания 2; двоичный счетчик 3; элемент ИЛИ 4; элементы И 5; регистр 6; блок управления 7; элементы И 8; регистр 9; элементы И 10; двоичный счетчик 11; узел сравнения 12; элементы И 13, 14; элементы ИЛИ 15, 16; элементы И 17 - 20; триггеры 21 - 23; элемент И 24; триггеры 25, 26; элементы И 27, 28; триггеры 29, образующие двоичный счетчик 3; триггеры 30, 31, образующие регистры 6 и 9 соответственно; триггеры 32, образующие двоичный счетчик 11; узлы 13 - 28 образуют блок изменения коэффициента деления 33; шины блока управления 34 - 36.Устройство работает следующим образом. Предположим сначала, что элементы И 19, 20, 13 и 14 открыты, а элементы И 17 и 18 закрыты соответствующими потенциалами с триггеров 21, 22, 25, 26.Кроме того диапазон входных частот равен 3 - 4 кГц, а предельная рабочая частота элементов, на которых выполнено устройство, составляет 1024 кГц. В этом случае максимальное значение коэффициента умножения соста 1024,к Гцвит М === 256, Соответственно, ко 4 кГЦ эффициент деления двоичных счетчиков 3 и 11 будет также равным 256.Умножаемая частота 1, поступает на блок управления 7,Первым же импульсом с генератора, выделенным на выходе блока управления, осуществляется перепись кода из счетчика 11 в регистр 9. Затем, сигналом с выхода блока управления 7, осуществляется сброс счетчика 11 в исходное состояние, соответствующее двум единицам.При таком выполнении узла измерения приращения периода в процессе формирования кода в двоичном счетчике 11 происходит одно переполнение этого счетчика.Значение кода Ж в двоичном счетчике 11 определяется как Х = - " - 256 (256 - коХ эффициент деления счетчика, 1,. - частота генератора 1). 20 25 Зо 35 40 45 4Значение кода Т из двоичного счетчика 11 переписывается в регистр 9, а затем, в течение следующего периода, импульсом с узла сравнения 12 в регистр б.Частота на выходе двоичного умножителя Ь х, (схема И 4) определяется соотношением:Усlлу256 где- частота на выходе узла вычитания 2. В свою очередь 1 св = г - л.у = (256 + Л) =Таким образом на выходе узла вычитания 2 формируется умноженная частота.Назначение регистра 9 и узла сравнения 12 - исключение динамической погрешности при изменении частоты выходного сигнала за счет введения постоянного запаздывания на умножение.При равенстве прямого кода в двоичном счетчике 11 и обратного кода в регистре 9 узел сравнения кодов 12 формирует сигнал, по которому код из регистра 9 переписывается в регистр 6. В этом случае относительно начала периода сигнала, значение кода этого периода переписывается в регистр 6 по истечении постоянного времени Тз, равного Тз = = 2 256 т, (т, - длительность периода сигнала с генератора 1).Действительно, Тз = т, (256+ Ж+ Л) (где Л - обратное значение кода приращения периода) .Так как генерирование умноженной частоты в соответствии со значением периода входного сигнала начинается с постоянной задержкой относительно начала этого периода, то каждому периоду входного сигнала ставится в соответствие импульсов на выходе узла вычитания 2.Работа устройства рассматривается из предположения, что открыты элементы И 13, 14, 19, 20. К концу измерения периода они будут также открыты. Сигналом сброса с выхода двоичный счетчик 11 и триггеры 21, 22 возвращаются в исходное состояние, при котором элементы И 19 и 20 закрыты. Затем на вход двоичного счетчика 11 поступают импульсы с частотой генератора 1. После прохождения 62 импульсов, триггер 23 переключится и откроется элемент И 24. После следующих 64 импульсов сигналом с элемента И 24 переключится триггер 22, откроется элемент И 20 и подтвердится состояние триггера 26, при котором закрыты элементы И 28, 18 и открыт элемент И 14. После поступления в двоичный счетчик следующих 128 импульсов сработает триггер 21, откроется элемент И 19 и подтвердится состояние триггера 25, при котором открыт элемент И 13 и закрыты элементы И 27, 17.Таким образом, после прохождения 256 импульсов относительно начала очередного периода в двоичный счетчик 11 записан ноль, после чего формируется код приращения периода.При диапазоне входных частот 6 - 8 кГц общее число импульсов, поступающих в двоичный счетчик 11, не превысит 254, поэтому триггер 21 к концу периода не переключится, элемент И 27 окажется открытым для сигнала перезаписи с выхода 35. Сигналом с выхода элемента И 27 триггер 25 переключится, закроется элемент И 13 и откроется элемент И 17, т. е, коэффициент деления двоичного счетчика 3 уменьшится в два раза. В два раза изменится и коэффициент умножения. Кроме того, не будет выполняться сравнение соответствующего разряда двоичного счетчика 11 и регистра 9 в узле сравнения 12.При диапазоне входных частот 12 - 16 кГц в счетчик 11 пройдет не более 126 импульсов за период, т. к. открытым для сигнала сброса окажется также элемент И 28. По сигналу сброса переключится триггер 26, закроется элемент И 14, откроется элемент И 13 и не будет выполняться сравнение соответствующего разряда счетчика 11 и регистра 9. Коэффициент умножения станет равным 64. Из рассмотрения работы устройства следует, что для диапазона входных частот 24 - 32 кГц в устройство необходимо ввести ряд узлов, аналогичных по назначению и включению элементам И 13, 14, элементам И 17, 18, элементам И 19, 20, элементам И 27, 28, триггерам 21, 22, триггерам 25, 26 и элементам ИЛИ 15, 16.Использование предлагаемого изобретения в измерительных системах позволит повысить точность измерительных устройств и применять одну и ту же аппаратуру для работы с большим классом частотных датчиков и преобразователей, что выгодно как с экономической точки зрения, так и с точки зрения простоты и удобства обслуживания.Формула изобретения Источники информации, прпнятысво внимание прп экспертизе:1. Авт. св. М 404173 кл. Н ОЗВ, 19/00, 28.06.68.2, Лвт. св. Хо 354412 кл. 6 06 Г, 7/52, 02.01.69. 40 Усройсгво для умножения частоты сигналов, содержащее генератор, выход которого 5 соединен со входами блока управления и совходом узла вычитания, другой вход которого подключен к выходу элемента ИЛИ, входы которого соединены с выходами элементов И, входы каждого из которых подключены к вы ходам соответствующих разрядов регистра ипервого двоичного счетчика, информационный вход которого соединен с выходом узла вычитания, второй двоичный счетчик, регистр, элементы И, второй регистр и узел сравне ния, выходы второго двоичного счетчика подключены к одним из входов узла сравнения и через элементы И, другие входы которых соединены с выходом блока управления, - ко входам второго регистра, выходы которого 20 подключены к другим входам узла сравненияи через другие элементы И, вторые входы которых соединены с выходом узла сравнения, к соответствующим входам первого регистра; информационный вход второго счетчика под ключен к выходу блока управления, второйвход которого соединен со входной шиной, о тл и ч а ю щ е е с я тем, что, с целью уменьшения погрешности и расширения входного диапазона, в него введен блок изменения коэф фициента деления, к выходам которого подключены управляющие входы первого и второго двоичных счетчиков и узла сравнения, а входы блока изменения коэффициента деления соединены с выходом блока управления З и выходами первого и второго двоичных счетчиков.528567 Составитель В. Белкиндактор Н. Каменская Техред Е. Подурушина Корректор Л. Денискина аказ 2003/8ЦНИИП Изд о 1591 Государственного комитет по делам изобретений 13035, Москва, Ж, РаушТираж 864а Совета Министи открытийская наб., д. 4/5 одписн в СС цпография, пр. Сапунова,