Устройство для деления чисел на константу 2 1

(54) УСТРОЙСТВО ДЛЯ НА КОНСТАНТУ (г) (57) Изобретение относи ной технике. Устройств нять деление чисел на последовательном коде стью. 2 ил. ДЕЛЕНИЯ ЧИСЕЛ 22 тся к вычислительо позволяет выполконстанту (2-1) в с заданной точноехнический институтПолин, Е.В. Беликова етельство СССР Е 7/52, 1975.детельство СССР6 Р 7/52, 1987. ГОСУДАРСТВЕННЫЙ КОМИТЕТПО ИЗОБРЕТЕНИЯМ И ОТКРЫТИЯМПРИ ГКНТ. СССР К АВТОРСКОМУ СВИДЕТЕЛЬСТВ Изобретение относится к вычислительной технике и может быть использовано в арифметических блоках ЭВМ,Известно устройство для деления, со-. держащее сумматор, регистр делимого, регистр делителя и матрицу умножения,Недостатком устройства является его сложность,Наиболее близким к поедлагаемому является устройство для деления чисел на константу (2-1), содержащее сумматор, регистр делимого, элемент НЕ, группу элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, две группы элементов И, промежуточный регистр и элемент И, причем входы разрядов делимого устройства соединены с информационными входами соответствующих разрядов регистра делимого, выходы старших разрядов сумматора с (г 1-1)-го по и-й (где и - разрядность. делимого) соединены с первыми входами элементов И первой группы соответственно с первого по (и)-й, а выходы разрядов первого сумматора с (1+1)-го по (и+1)-й соединены с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы соответственно с первого по (и+1)-й промежуточного регистра, синхровход которого соединен с тактовым входом. устройства, а вход сброса - с синхровходом регистра делимого и входом запуска устройства, выходы разрядов регистра делимого и промежуточного /) регистра соединены с входами соответствующих разрядов первого сумматора, выходы разрядов которого с первого по -й соединены с первыми входами соответствующих элементов И второй группы и входами элемента И, выход которого подключен к вторым входам первого элемента И первой группы и первого элемента ИСКЛЮЧАЮ-ф, ЩЕЕ ИЛИ группы, а также к входу элемента а НЕ, выход которого соединен с вторыми входами элементов И второй. группы, выхоФУ ды которых являются выходами дробной части результата устройства, выход каждого элемента И группы соединен с вторым входом последующего элемента ИСКЛЮЧАЮ-а ЩЕЕ ИЛИ группы, выходы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ являются выходами целой части результата устройства. Недостатком устройства является его низкое быстродействие, обусловленное большой продолжительностьютакта работь устройства.5 10 15 20 25 формулы (3),30 35 40 45 50 55 Цель изобретения - повышение быстродействия устройства.Указанная цель достигается тем, что в устройство, содержащее группу сумматоров, группу триггеров, группу регистров, причем информационный вход первого регистра группы является входом делимого устройства, выход 1-го регистра группы (где 1=1,2г, г - точность вычисления результата) соединен с первым входом 1-го сумматора группы, выход переноса которого соединен с информационным входом 1-го триггера группы, выход которого соединен с вторым входом 1-го сумматора группы, вход начальной установки устройства соединен с входами сброса всех триггеров группы, синхровходы которых соединены с тактовым входом устройства, введены связи: тактовый вход устройства соединен с синхровходами всех регистров группы, входы сброса которых соединены с входом начальной установки устройства, выход суммы -го сумматора =1,., г - 1) соединен с информационным входом (/+1)-го регистра группы и третьим входом +1)-го сумматора группы, третий вход первого сумматора группы соединен с входом делимогоустройства, выход суммы г-го сумматора группы соединен с выходом результата устройства.На фиг. 1 приведена структурная схема устройства; на фиг, 2 - временные диаграммы.Устройство содержит регистры 1,1, , 1.г, сумматоры 2,12,г, триггеры 3,1, , З.г, вход 4 устройства, вход 5 начальной установки устройства, тактовый вход 6 и выход 7 устройства, причем первый входсумматора 2.1 и информационный вход регистра 1,1 объединены, образуя вход 4 устройства, первый вход сумматора 2.объединен с информационным входом регистра 1 Л и подключен к выходу суммы сумматора 2 Л - 1, =2,г, выход регистра 1, соединен с вторым входом сумматора 2,1, выход переноса которого соединен с информационным входом триггера ЗЛ, выход которого соединен с третьим входом сумматора 2 л, синхровходы регистра 1. и триггера ЗЛ объединены, образуя тактовый вход устройства, вход сброса регистра 1, и вход сброса триггера З, объединены, образуя вход 5 начальной установки устройства, выход суммы сумматора 2,г является выходом 7 устройства,Искомое частное Х получают из уравненияА/(2-1)=Х(2), где А - делимое;Х - частное; Е - конкретное положительное целоечисло Ь 2Отсюда следует, что частное Х совпадает с делимым, сдвинутым на Едвоичных разрядов в сторону младших разрядов, приэтом имеет место погрешность, которая определяется значением Х, Эта погрешностьтем меньше, чем больше величина сдвига,т.е. коэффициент при Х в формуле (2). Этувеличину сдвига можно увеличить, умножаяправю и левую части равенства на величину (2+1). Тогда в правой части имеет местовыражение (2 -1). Дальнейшее увеличениекоэффициента достигается умножениемправой и левой частр на величину (2 +1),гдалее на величину (2 +1), вплоть до умноже 41,Г - Ьния на величину (2 +1),1 г 1 е, геА(2+1)(22+1).;.(2 +1)=(2 - 1)Х (3),где г - количество описанных домножений,дающих в правой части выражения величиГ уну (2 " - 1)Х, что определяет (20-и - 1) точных разрядов результата.Устройство вычисляет частное от деления величины А на константу (2 - 1) путем определения выражения в правой части В начальный момент времени на вход начальной установки устройства поступает сигнал НУ, сбрасывающий в нулевое состояние регистры 1,11,г и триггеры 3.13 г,Натактовый входустройства поступают синхроимпульсы типа меандр, тактирующие работу устройства. Они подаются на синхровходы регистров 1.11.г и триггеров 3.1,3,г,На вход устройства поступает делимое А в последовательном коде начиная с младших разрядов. Оно подается на первый вход сумматора 2.1 и информационный вход регистра 1.1. Регистр 1.1 является регистром сдвига с разрядностью Ги задерживает делимое А на Етактов. С его выхода задержанное делимое А поступает на второй вход сумматора 2.1. Сумматор 2.1 выполняет сложение в последовательном коде делимого А, поданного непосредственно и задерканного на Г.тактов с учетом переносов, задерживаемых на один такт для учета в следующем такте на триггере 3,1, При этом на выходе суммы сумматора 2.1 формируется величина А(2+1). Полученная величина поступаетена следующую часть .схемы устройства, составленную, как и предыдущая, из регистра, сумматора и триггера, имеющих номера соответственно 1.2, 2.2, 3.2 и в два раза большую разрядность регистра 1,2, т.е. 2 е разрядов.1741130 50 55 Таких частей в устройстве г, причем г определяется необходимой точностью вычислений, причем на вход -й части устройства поступает величиналТ=А(2+1)(2 +1)(2 +1) с выхода сумматора 2.-1 ( - 1)-й части устройства,-я часть устройства составлена из регистра 1 , сумматора 2. и триггера 3., причем регистр 1имеет разрядность в цва раза большую, чем регистр 1. - 1, т.е. 2 1 разрядов.Величина Т поступает на первый вход сумматора 2. непосредственно и на его второй вход через регистр 1., задерживающий на 2 тактов, При этом сумматор 2. вычисляет их сумму в последовательном коде с учетом переносов, задерживаемых на один такт на триггере 3., равную величину0Т(-2 +1). Таким образом последняя г-я часть схемы аналогично формирует на выходе суммы сумматора 2.г величинугК=рф 1)2+1),(2 +1)А, равную Х(2 1), т,е. искомую величину Х, сдвинутую (задержанную) на 2 г разрядов с погрешностью в и младших разрядах, равной Х. Результатом вычислений принимается (2"-1)Й+г старших разрядов из общего количества разрядов получаемой суммы на выходе сумматора 2.г (2" - 1)ф+г+и), т.е. и младших разрядов игнорируется.По сравнению с прототипом предлагаемое устройство обладает более высоким быстродействием, Действительно, в прототипе вычисление результата производится нч и/1 тактов, причем продолжительность каждого такта т определяется задержкой и-разрядного сумматора, которую можно оценить в задержках однораз- рядных сумматоров величиной и. Тогда время Тп получения результата для прототипа определяется как Тл=п Л 7 г. =п 2 В В предлагаемом устройстве вычисляется =(2" - 1)(+г+п) разрядов, на что тратится . тактов. Для получения и точных разрядов величинадолжна быть равна 2 п (т.к. и 5 младших разрядов игнорируется). Таким образом результат в предлагаемом устройстве может быть получен за время Т=2 п т, где г - продолжительность такта работы устройства, оцениваемого как время задержки 10 одного одноразрядного сумматора, т.е,Т=2 и. Из этого следует, что Тп/Т=п/2 г и при п значительно повышается быстродействие.Формула изобретения 15 Устрйство для деления чисел на константу (2 - 1), содержащее группу сумматоров, группу триггеров, группу регистров, причем информационный вход первого ре гистра группы является входом делимогоустройства, выход -го регистра группы (где 1=1,2 г, г - точность вычисления результата) соединен с первым входом -го сумматора группы, выход переноса которого 25 соединен с информационным входом -готриггера группы, выход которого соединен с вторым входом -го сумматора группы, вход начальной установки устройства соединен с входами сброса всех триггеров 30 группы, синхровходы которых соединены стактовым входом устройства, о т л и ч а ющ е е с я тем, что, с целью повышения быстродействия устройства, тактовый вход устройства соединен с синхровходами всех 35 регистров группы, входы сброса которых соединены с входом начальной установки устройства, выход суммы )-го сумматора =1 г - 1) соединен с информационным входом +1)-го регистра группы и третьим 40 входом 0+1)-го сумматора группы, третийвход первого сумматора группы соединен с входом делимого устройства, выход суммы г-го сумматора группы соединен с выходом резул ьтата устройства.45Корректор В.Гирняк Редактор Л,Пчолинская Заказ 2086 Тираж Подписное ВНИИПИ Государственного комитета по изобретениям и открытиям при ГКНТ СССР 113035, Москва, Ж, Раушская наб., 4/5 Производственно-издательский комбинат "Патент", г. Ужгород, ул.Гагарина, 101