Двоично-десятичный сумматор

(19) (11) ОПИСАНИЕ ИЗОБРЕТЕНИЯ АВТОРСКОМ,Ф СВИДЕТЕЛЬСТВУ четм сум ме Рас- стей я опеР л. ЯГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ(56) Авторское свидетельство СССРУ 393740, кл, О 06 Р 7/50, 1970,Авторское свидетельство СССР9 1019441, кл. С 06 Р 7/50, 1981.(57) Изобретение относится к облавычислительной техники и может быиспользовано при построении арифметических устройств ЭВИ. Цель изобретения является расширени функциональных возможностей за суммирования операндов в двоич коде, Двоично-десятичный сумма содержит в каждом разряде 2 уз инверсии, 2 тетрадных двоичных матора, узел коррекции, элемен 2 сумматора по модулю два, 5 э тов И, элемент ИЛИ, 2 элемента Каждый узел коррекции содержит элементов И-НЕ, 2 элемента НЕ. ширение функциональных возможн достигается за счет суммирован рандов в двоичном коде введени двух элементов И. 1 з.п. ф-лы,12Изобретение относится к областивычислительной техники и может бытьиспользовано при построении арифметических устройств ЭВМ,Целью изобретения является расширение функциональных возможностейза счет суммирования операндов вдвоичном коде,На фиг,1 представлена функциональная схема двоично-десятичного сумматора; на Фиг.2 - функциональнаясхема узла коррекции.Дноично-десятичный сумматор содержит в каждом разряде узел 1 инверсии, тетрадные двоичные сумматоры2 и 3, узел 4 коррекции, узел 5 инверсии, элемент И б, сумматоры 7 и8 по модулю два, элементы И 9 - 13,элемент ИДИ 14, элементы НЕ 15и 16, входы 17 разрядов первого операнда, входы 18 разрядов второгооперанда, входы 19 и 20 знаков первого и второго операндов, выходы21 разрядов, выход 22 знака, выход23 признака переполнения, вход 24управления режимом, каждый узел 4содержит элементы И-НЕ 25-3 б, элементы НЕ 37 и 38, шину 39 нулевогопотенциала.Дноично-десятичный сумматор работает следующим образом.Если на вход 24 подан сигнал "1",то обеспечивается режим дноично-десятичного сложения.Если на вход 24 подан сигнал "0",то обеспечивается режим двоичногосложения.При одинаковых знаках операндовсуммирование производится в прямыхкодах. В этом случае на выходе сумматора 7 по модулю два сигнал "0", иузлы 1 обеспечивают передачу прямогокода второго операнда на сумматоры 2,На выходе элемента И 10 также сигнал"0", и узлы 5 пропускают на выходе 21прямой код результата суммирования.В случае положительных знаков операндов на выходе сумматора 8 по модулюдва 8 сигнал "0", н случае отрицательных знаков операндов - "1",Если операнды имеют различные знаки, на выходе сумматора 7 по модулю два сигнал "1", и второй операнд инвертируется узлами 1, Если отрицательным операндом является второй операнд, то это инвертирование справедливо: если отрицательным является первый операнд, то такое ин 08550 2вертиронание соответствует умножениюобоих операндов на - "1",Знак суммы также зависит и от соотношения величин операндов. Если5из большего числа вычитается меньшее, то результат получается в прямом коде; если из меньшего числавычитается большее, то результатполучается в инвертированном коде,1 О Признаком получения суммы н прямом коде является наличие сигналапереноса н старшем тетрадном сумматоре 2, соответственно, его отсутствие является признаком получениясуммы в инвертированном коде.Элемент И 10 выделяет условие,когда выполняется вычитание и, если возникло указанное условие, результат суммирования иннертируется(так как выход элемента И 10 управляет узлами 5),Если первый операнд положите- -лен и больше, чем второй операнд,то сумма получается в прямом коде,25 выходной сигнал элемента И 10 равен"0", узлы 5 пропускают прямой код,а выходной сигнал сумматора 8 помоцулю два равен 0", что соответствует положительному знаку суммы.Если первый операнд положителени меньше, чем второй операнд, тосумма получается в инвертированномкоде, выходной сигнал элемента И 10равен "1", узлы 5 инвертируют код .суммы, а выходной сигнал сумматора 8по модулю два равен "1", что соответствует отрицательному знаку суммы.Если первый операнд отрицателени больше, чем второй операнд, тосумма получается н прямом коде, вы 40ходной сигнал элемента И 10 равен0 , узлы 5 пропускают прямой код,а выходной сигнал сумматора 8 по модулю дна равен "1", что соответствует отрицательному знаку суммы,45Если первый операнд отрицателени меньше, чем второй операнд, тосумма получается н инвертированномкоде, выходной сигнал элемента И 10равен "1", узлы 5 инвертируют код50суммы, а выходной сигнал сумматора 8по модулю два ранен0, что соответствует положительному знаку суммы,Работа указанных узлов и элементов происходит одинаково в обоих режимах работы устройства,Режим двоичного суммирования отличается от режима двоично-десятич 1208550ного суммирования тем, что выходныесигналы элементов И 11 и 12 блокируют выходы узлов 4 и элементов И 6и на вторые входы разрядов и входыпереносов сумматоров 3 поступает нулевая информация, а следовательно,на выходы сумматоров Я передаетсякод, поступающий на их первые входыразрядов с выходов сумматоров 2, и,таким образом, устройство выполняет операцию двоичного суммирования,В режиме двоично-десятичного суммирования на входы элементов И 11и 12 поступает сигнал "1", и выходыузлов 4 и элементов И 6 разблокируются. В этом случае устройство выполняет операцию двоично-десятичного суммирования. Формула изобретения Двоично-десятичный сумматорсО держащий в каждом разряде два тетрадных двоичных сумматора, узел коррекции, два узла инверсии и элемент И, а также содержащий два сумматора по модулю два, три элемента И, элемент ИЛИ и два элемента НЕ, причем в каждом разряде двоично-десятичного сумматора первые входы первого тетрадного двоичного сумматора соединены с входами соответствующего разряда первого операнда двоично-десятичного сумматора, входы соответствующего разряда второго операнда которого подключены к информационным входам первого узла инверсии, выходы которого подключены к вторым входам разрядов первого тетрадного двоичного сумматора, выходы разрядов которого соединены с первыми входами разрядов второго тетрадного двоичного сумматора и с разрядами первого входа узла коррекции, выходы которого подключены к вторым входам разрядов второго тетрадного двоичного сумматора, выходы разрядов которого подключены к информационным входам второго узла инверсии, выходы которого соединены с выходами соответствующего разряда двоично-десятичного сумматора, выход переноса второго тетрадного двоичного сумматора соединен с первым входом элемента И данного разряда двоично-десятичного сумматора, вход переноса второго тетрадного двоичного сумматора соединен с входом перено 5 10 15 20 25 30 35 40 45 50 55 са узла коррекции, выход переносапервого тетрадного двоичного сумматора соединен с вторым входом узлакоррекции, выход переноса первоготетрадного двоичного сумматора и выход элемента И данного разрядадвоичнс-десятичного сумматора соединены соответственно с входами переноса первого и второго тетрадных двоичных сумматоров следующего разрядадвоично-десятичного сумматора, входыпервого сумматора по модулю два соединены с входами знаков первого ивторого операндов двоично-десятичного сумматора, а выход подключен квходу первого элемента НЕ и управляющим входам пер.ых узлов инверсии всех разрядов двоично-десятично -го сумматора, выход первого элемента НЕ подключен к первому входу первого элемента И, второй вход которого соединен с выходом переносапервого тетрадного двоичного сумматора последнего разряда двоичнодесятичного сумматора, а выход подключен к первому входу элемента ИЛИ,второй вход которого подключен квыходу элемента И последнего разрядадвоично-десятичного сумматора, а выход - к выходу признака переполкения двоично-десятичного сумматора,вход второго элемента НЕ соединен свторым входом первого элемента И,а выход - с первым входом второгоэлемента И, второй вход которого соединен с входом первого элемента НЕ,а выход - с управляющими входамивторых узлов инверсии всех разрядовдвоично-десятичного сумматора и пер.вым входом второго сумматора по модулю два, второй вход и выход которого соединены соответственно с входом знака первого операнда и выходомзнака двоично-десятичного сумматора, вторые входы элемента И и третьивходы узлов коррекции всех разрядов двоично-десятичного сумматора соединены между собой, четвертыевходы узлов коррекции всех разрядовдвоично-десятичного сумматора соединены между собой, выход первого сумматора по модулю два подключен кпервому входу третьего элемента И,второй вход которого соединен с выходом переноса первого тетрадногодвоичного сумматора последнего разряда двоично-десятичного сумматораи пятыми входами узлов коррекции ввсех разрядов двоична-десятичного5 12 сумматора, выход третьего элемента И подключен к входу переноса первого тетрадного двоичного сумматора первого разряда двоично-десятичного сумматора, вход переноса второго тетрадного двоичного сумматора которого подключен к шине нулевого потенциала двоично-десятичного сумматора, о т л и ч а ю щ и й с я тем, что, с целью расширения функциональных возможностей за счет суммирования операндов в двоичном коде, в него введены четвертый и пятый элементы И, первые входы которых подключены к входу управления режимом двоично-десятичного сумматора, вторые входы подключены к выходам соответственно первого элемента НЕ и первого сумматора по модулю два, выход четвертого элемента И соединен с вторым входом элемента И последнего разряда двоична-десятичного сумматора, выход пятого элемента И соединен с четвертым входом узла коррекции последнего разряда двоично-десятичного сумматора.2. Сумматор по и, 1, о т л и ч аю щ и й с я тем, что узел коррекции содержит двенадцать элементов И-НЕ и два элемента НЕ, причем первые входы первого и второго элементов И-НЕ соединечы с третьим входом узла, а выходы подключены к входам третьего элемента И-НЕ, первый вход четвертого элемента И-НЕ соецинен с входом переноса узла, первый вход пятого элемента И-НЕ подключен08550 6 5 1 О 15 20 25 30 35 к выходу третьего элемента И-НЕ,вторые входы четвертого, первого,второго и пятого элементов И-НЕ соединены соответственно с первьм, вто.рым, третьим и четвертым разрядамипервого входа узла, третий вход четвертого элемента И-НЕ соединен свторым входом пятого элемента И-НЕ,первый вход шестого элемента И-НЕсоединен с третьим входом узла, авторой вход - с вторым входом узла, входы седьмого элемента И-НЕподключены к выходам четвертого,пятого и шестого элементов И-НЕ,входы восьмого элемента И-НЕ соединены с пятым и вторым входами узла, а выход подключен к первым входам девятого и десятого элементовИ-НЕ, вторые входы которых соединеныс четвертым входом узла, а третьивходы соединены соответственно спятым и вторым входами узла, выходседьмого элемента Л-НЕ через первыйэлемент НЕ подключен к первым входам одиннадцатого и двенадцатогоэлементов И-НЕ, вторые входы которыхподключены к выходу десятого элемента И-НЕ, выход девятого элемента И-НЕсоединен с третьим входом одиннадцатого элемента И-НЕ и входом второго элемента НЕ, первыйвторой, третий и четвертый выходыузла соединены соответственно с шиной нулевого потенциала двоично-десятичного сумматора и выходами одиннад"цатого и двенадцатого элементов И-НЕи второго элемента НЕ,