Накапливающий сумматор

. П. Пипки 3633105,к. 1972,отчет, 11 го1977. ор, обра разр ом о с ин огоа с ОСУДАРСТВЕННЫЙ КОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТ АВТОРСКОМУ СВИДЕТЕЛ(54) (57) НАКАПЛИВА)ОШИЙ СУММАТО держащий комбинационный суммат преобразователь прямого кода в ный, преобразователь знакового да, вьгход которого является вь знакового разряда накапливающе матора, первый элемент НЕ, пер элемент 2 И-ИЛИ-НЕ, блок памяти мационные входы разрядов котор единены соответственно с выход разрядов комбинационного сумматора,прямые выходы разрядов с первого по8 - й блока памяти (Й - разрядностьоперандов) соединены соответственнос первой группой информационных входов преобразователя прямого кода вобратный, ичверсные выходы разрядовс первого по 8 -й блока памяти соедииены с второй группой информационныхвходов преобразователя прямого кодав обратный, выходы которого являютсинформационными выходами накапливающего сумматора тактовый вход которосоединен с входом синхронизации блопамяти, вход знакового разряда накаливающего сумматора соединен с входом первого эпемента НЕ и с первымвходом первой группы входов первогоэлемента 2 И-ИЛИ-НЕ, первый вход второй группы входов первого элемента2 И-ИЛИ-НЕ, первый вход группы входо ЯО 1174921 которого соединен с выходом первого элемента НЕ, о т л и ч а ю щ и йс я тем, что, с целью сокращения количества оборудования и повышения точности, в него введены дополнительный разряд блока памяти, второй и третий элементы НЕ, второй элемент 2 И в ИЛИ в и преобразователь знака промежуточной суммы, причем первый и .второй информационные входы преобразователя знакового разряда соединены соответственно с вторыми входами первой и второй групп входов первого элемента 2 И-ИЛИ-НЕ и с прямым и инверсным выходами дополнительного разряда блока памяти, информационный вход которого соединен с входом знакового разряда накапливающего сумматора, первый вход первой группы вхо. дов второго элемента 2 И-ИЛИ-НЕ соединен с выходом первого элемента 2 И-ИЛИ-НЕ, второй вход первой группы входов второго элемента 2 И-ИЛИ-НЕ соединен с входом второго элемента НЕ и с входом режима преобразования накапливающего сумматора, выход второго элемента НЕ соединен с пер; вым входом второй группы входов второго элемента 2 И-ИЛИ-НЕ, второй вход второй группы входов которого соединен с первым управляющим входом преобразователя знакового разряда/ с первым информационным входом преобразователя знака промежуточной суммы и с прямым выходом (К+1)-го разряда блока памяти, инверсный выход которого соединен с вторым управляющим входом преобразователя знакового разряда и с вторым информационным входом преобразователя знака промежуточной суммы, причем1174921 первые и вторые управляющие входыпреобразователей прямого кода в обратный и знака промежуточной сум"гь соединены соответственно с выходами третьего элемента НЕ и второго элемента 2 И-ИЛИ-НЕ, выход которого соединен также с входом треть.его элемента НЕ, выходы преобразователя знака промежуточной суммы ипреобразователя прямого кода в обратный соединены соответственно свходами первого слагаемого комбинационного сумматора, входы второго Изобретение относится к областивычислительиой техники и может бытьиспользовано как один из узлов специализированных вычислителей дляосуществления математической операции свертки,Целью изобретения .является сокращение количества оборудования и.повышение точности,На чертеже представлена функциональная схема накапливающего сумматора для случая суммирования пятиразрядных чисел 1,первый разрядзнаковый).Накапливающий сумматор содержит 15комбинационный приматор 1, блокпамяти, содержащий разряды 2.1 - 2.5и дополнительный разряд 2.6 преобразователь 3 прямого кода в обратный, преобразователь 4 знакового разряда, преобразователь 5 знака промежуточной суммы, элементы 2 И-ИЛИ-НЕ 6и 7, элементы НЕ 8 - 10, вход 11 знакового разряда, информационные входы12, выход 13 знакового разряда, информационные выходы 14, выход 15знака промежуточной суммы, вход 16режима преобразования, тактовый вход17 и вход 18 нулевого потенциала.Работа накапливающего сумматора Зрзаключается в том, что преобразуетсяпромежуточный результат суммирования и само преобразование производится по совпадению знаков текущего ипредыдущего слагаемых. Подсуммиро 35ванне очередного слагаемого к ранеенакопленному результату выполняетсяв следующей последовательности, На слагаемого которого соединены синформационными входами накапливаю"щего сумматора, за исключением входастаршего разряда комбинационногосумматора, который соединен с вхо"дом нулевого потенциала накапливающего сумматора, выход преобразователя знака промежуточной примысоединен с выходом знака промежуточной суммы накапливающего сумматора,выход переноса комбинационного сумматора соединен с входом переносакомбинационного сумматора,вход 16 подается сигнал "1" и состояние управляющих входов преобразователей 3 и 5 определяется результатомсложения по модулю два знаков двухслагаемых: текущего и предыдущего,который выдается. с выхода элемента2 И-ИЛИ-НЕ 6. Очередное слагаемоепоступает на входы 11 и 12. На входы элемента 2 И-ИЛИ-НЕ 6 поступают.сигналы с разряда 2.6 блока 2, в котором хранится знак слагаемого, под.суммированного на предыдущем интервале времени. При совпадении знаков очередного (текущего) и предыдущего слагаемых на выходе элемента 2 И-ИЛИ-НЕ 6 формируется сигналО, а это приводит к тому, что науправляющих входах преобразователей3,5 устанавливаются сигналы "1" и"0" соответственно, Прн несовпадении знаков текущего и предыдущегослагаемых на выходе элемента2 И-ИЛИ-НЕ 6 формируется сигнал "1",а на управляющих входах преобразователей 3 и 5 - сигналы "0" и "1" соответственно, Управляющие сигналывоздействуют на преобразователь 3таким образом, что прг наличии сигналов "1" и "0" промежуточный результат, хранящийся в блоке 2, проходитчерез преобразователь 3 без изменения, а при наличии ":игналов "0" и"1" промежуточный результат передается на выход преобразователя 3 в инверсном виде, Вновь полученное значение промежуточного результата свыхода преобразователя 3 поступает на входы сумматора 1, на выход1174921 Составитель В, Березкитор Л. Гратилло Техред Т.Фанта ктор А,Тяско 1/50ВНИИПИ Госудпо делам и1 13035, Моск Заказ 5 Тираж 71 рственно обретени а, .Ж,дписное комитета ССи открытийаушская наб./5 ал ППП "Патент", г,ужгород, ул.Проектная, 4 которого, а следовательно, и на информационных входах блока 2 памяти формируется значение нового результата, По сигналу на входе 17 новая сумма и знак текущего слагаемого запоминаются, На следующем временном интервале все операции повторяются.По окончании цикла суммирования на вход 16 подается сигнал "0". Формирование управляющих сигналов на входах преобразователей 3 и 5 передается знаку результата, накопленного к концу вычислений в , блоке 2. При отрицательном знаке конечного результата, которому соответствует сигнал "1" на прямой выходе разряда"2,5 блока 2, модульные разряды результата выдаются на выходы 14 в инверсном виде, а при положительном знаке накопленного результата разряды модульной части; результата выдаются беэ инверсии. Реальный знак окончательного результата формируется на выходе преобразователя 4 по следующей логике. Если знак последнего подсуммированногослагаемого положительный, то на выход энаксзого разряда выдается состояние знака накопленной суммы. Если знак последнего слагаемого отрицательный, то знак накопленнойсуммы выдается на выход с инверси О ей. Погрешность в накопленной сумме н окончательном результате возникает на циклах суммирования, когда промежуточный результат меняет свой знак. Для устранения погрещнос - тей на вход переноса сумматора 1 заведен выход переноса, на котором возникает сигнал "1" только тогда, когда знак промежуточного результата меняется в этом случае во вновь полученный результат добавляется корректирующая единица.