Сумматор по модулю два
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Номер патента: 1191906
Автор: Алюшин
Текст
СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИХРЕСПУБЛИК 906 150 4 С 06 Р 7 5 ОПИСАНИЕ ИЗОБРЕТ ИЯ 0 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ВТОРСКОМУ СВИДЕТЕЛЬСТ(71) Московский ордена ТрудовогоКрасного Знамени инженерно-физический институт(54)(57) СУММАТОР ПО МОДУЛЮ ДВА,содержащий два логических узла, причем первый узел содержит восемьр-канальных МДП-транзисторов, а второй - восемь в-канальных МДП-транзиторов, в каждом логическом узле истой рвого МДП-транзистора соединен систоком второго МЦП-транзистора, аих затворы соединены соответственно с прямым и инверсным входами первого "перанда сумматора, сток первого МДП-транзистора соединен с истоками третьего и четвертого МДП- транзисторов, а сток второго МДП-тран зистора соединен с истоками пятого и шестого МДП-транзисторов, затворы третьего и пятого МДП-транзисторов соединены с прямым входом второго операнда сумматора, а затворы четвертого и шестого МДП-транзисторов соединены с инверсным входом второго операнда сумматора, сток третьего ИЦП-транзистора соединен со стоком шестого МДП-транзистора, а сток четвертого МДП-транзистора соедин нен со стоком пятого. МЦП-транзистора, сток седьмого МЦП-транзистора соединен со стоком восьмогоМДП-транзистора и с выходом сумматора, затворы седьмого и восьмогоМДП-транзисторов соединены соответст-,венно с прямым и инверсным входамитретьего операнда сумматора, истокпервого МЦП-транзистора первого логического узла соединен с шиной питания сумматора, а исток первогоМДП-транэистора второго логическогоузла соединен с шиной нулевого потенциала сумматора, о т л и ч а ю щ и йс я тем, что, с целью расширенияфункциональных возможностей за счетсуммирования по модулю два четырехоперандов, сумматор дополнительносодержит в первом логическом узлеР -канальные МДП-транзисторы с девятого по двенадцатый, а во втором логическом узле - о -канальные.МДП-транзисторы с девятого по двенадцатый,причем в каждом узле. истоки девятого и десятого МДП-транзисторовсоединены соответственно со стоками третьего и четвертого МДП-транзисторов, истоки одиннадцатого идвенадцатого МДП-транзисторов соединены соответственно со стокамичетвертого и третьего МДП-транзисторов,затворы девятого и одиннадцатого МДП-транэисторов соединены с прямым входом чет-,вертого операнда сумматора, а затворы десятого и двенадцатого МДП-тран.зисторов соединены с инверсным входом четвертого операнда сумматора,стоки девятого и десятого МДП-транзисторов соединены с истоком седьмого МДП-транзистора,астоки одиннадцатого и двенадцатогоМДП-транзисторовс истокомвосьмого МДП-транзистора.,П П 3 3 П 3 П 3 П П 3 П 3 П 3 П 3 3 3 3 3 П 3 3 П Изобретение относится к вычислительной технике и может быть использовано при создании больших интегральных схем на КИДП-транзисторах для обработки цифровой информации. 5Цель изобретения - расширение функциональных возможностей за счет суммирования по модулю два четырех операндов.На чертеже представлена принципи" 1 б альная схема сумматора по модулю два.Сумматор по модулю два содержит два одинаковых по структуре логических узлапервый из которых образован Р-канальными МДП-транзисторами 15 1-12, а второй - п -канальными ИДП- транзисторами 13-24. Сумматор содержит также выход 25, шину 26 питания и шину 27 нулевого потенциала,20На затворы ЩП-транзисторов поступают прямые и инверсные значения входных операндов А, В, С и Р. Сумматор работает в соответствии с таблицей истинности, которая приведена ниже. В таблице шестнадцати наборам возможных значений входных операндов поставлены в соответствие состояния р-канальных ИДП-транзисторов 1-12, а также значения суммы на выходе 25. Данные транзисторы формируют значение "1" на выходе сумматора, тогда как значение "О" формируется й-канальными ИДП-транзисторами 13-24. При этом в состоянии "1" на выходе 25 между выходом и шиной 26 будет цепь последовательно соединенных открытых транзисторов, тогда как между выходом 25 и шиной 27 такой цепи не будет. Аналогично в состоянии "О" выход 25 будет соединен с шиной нуле вого потенциала цепью последователь-.Ф но соединенных ь-канальных транзисторов./46 ТиражВНИИПИ Государстпо делам изобр 113035, Москва,709 Подписинного комитета СССРений и открытий35, Раушская наб., д. 4/5
СмотретьЗаявка
3736116, 29.04.1984
МОСКОВСКИЙ ОРДЕНА ТРУДОВОГО КРАСНОГО ЗНАМЕНИ ИНЖЕНЕРНО ФИЗИЧЕСКИЙ ИНСТИТУТ
АЛЮШИН МИХАИЛ ВАСИЛЬЕВИЧ
МПК / Метки
МПК: G06F 7/50
Опубликовано: 15.11.1985
Код ссылки
<a href="https://patents.su/3-1191906-summator-po-modulyu-dva.html" target="_blank" rel="follow" title="База патентов СССР">Сумматор по модулю два</a>
Предыдущий патент: Устройство для ввода информации
Следующий патент: Устройство для умножения двоичных чисел в дополнительном коде
Случайный патент: Устройство для регулирования расхода материала