Устройство для вычитания

"4.4ЕТЕН СТВУ цкии, .Лис упроводМир, 1983 СССР 198 ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССР ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИ ОЛИСАНИЕ ИЗ АВТОРСКОМУ СВИДЕТ.(54) (57) УСТРОЙСТВО ДЛЯ ВЫЧИТАНИЯ,содержащее П -разрядный сумматор,где П - разрядность операндов, П -разрядный компаратор, группу из П элементов РАВНОЗНАЧНОСТЬ, группу изй элементов И, группу из П элементовИЛИ-НЕ, два элемента ИЛИ, три элемента ИЛИ-НЕ, первый элемент И, причемпервые входы элементов И группы подключены к входам соответствующихразрядов первого операнда устройства и к первой группе входов компаратора, вторые входы элементовИ группы соединены с выходом первогоэлемента ИЛИ-НЕ, первые входы элементов ИЛИ-НЕ группы соединены с входами соответствующих разрядов второго операнда устройства и с второйгруппой входов компаратора вторыевходы элементов ИЛИ-НЕ груйпы подключены к. выходу первого элементаИЛИ, выходы элементов И и ИЛИ-НЕгрупп соединены соответственно с первой и второй группами входов сумматора, выходы которого соединены спервыми входами соответствующихэлементов РАВНОЗНАЧНОСТЬ группы,вторые входы которых соединены свыходом второго элемента ИЛИ, первыйвход которого соединен с первымивходами первого элемента ИЛИ, первого элемента ИЛИ-НЕ и с выходомпервого элемента И, второй вход первого элемента ИЛИ соединен с вторымвходом второго элемента ИЛИ, с первым входом второго элемента ИЛИ -НЕ и с выходом третьего элементаИЛИ-НЕ, первый и второй входы кото"рого соединены соответственно с входами разрешения выдачи результатав обратном коде и с входом заданиярежима работы устройства, второйвход первого элемента ИЛИ-НЕ соеди-.нен с выходом второго элементаИЛИ-НЕ, третий вход второго элемента ИЛИ соединен с выходом знака разности устройства, первый вход первого элемента И соединен с выходомкомпаратора, а второй вход - с входом задания режима работы устройстваи с вторым входом второго элементаИЛИ-НЕ, выходы элементов РАВНОЗНАЧНОСТЬ группы соединены с выходами фразрядов устройства, о т л и ч а -ю щ е е с я тем, что, с целью расширения Функциональных возможностейза счет осуществления операции вычитания операндов со своими знака"ми, а также передачи операндов на .выход устройства со своими знаками,оно дополнительно содержит коммутатор, элемент И-НЕ, четвертый элемент ИЛИ-НЕ, два элемента НЕ, триэлемента РАВНОЗНАЧНОСТЬ, третий ичетвертый элементы ИЛИ, второй, третий и четвертый элементы И, причемвыход переноса сумматора соединен с121 первым входом третьего элемента ИЛИ и с первым информационным входом коммутатора, второй вход третьего элемента ИЛИ соединен с выходом второго элемента И, а выход подключен к первому входу первого элемента РАВНОЗНАЧНОСТЬ, второй вход которого соединен с выходом четвертого элемента ИЛИ-НЕ, а выход - с выходом знакового разряда устройства, третий вход первого элемента И соединен с первыми входами второго и третьего элементов И, четвертого элемента ИЛИ-НЕ, второго элемента РАВНОЗНАЧНОСТЬ и подключен к выходу третьего элемента РАВНОЗНАЧНОСТЬ, первый и второй входы которого соединены с водами знаковых разрядов первого и второго операндов устройства и с соответствующими управляющими входами коммутатора,а также с первым и вторым входами элемента И-НЕ, выход которого подключен к второму входу второго элемента И, второй вход третьего элемента И соединен с выходом компаратора, а выходтретьего элемента И соединен с выходом 1720признака равенства операндов устройства, выход коммутатора соединен с вторыми входами второго элемента РАВНОЗНАЧНОСТЬ, четвертого элемента ИЛИ-НЕ и с первым входом четвертого элемента И, выход которого подключен к входу переноса сумматора, выход второго элемента РАВНОЗНАЧНОСТЬ соединен с третьим входом второго элемента ИЛИ, второй вход четвертого элемента И подключен к входу задания режима работы. устройства, к первому входу четвертого элемента ИЛИ и к входу первого элемента НЕ, второй вход четвертого элемента ИЛИ соединен с выходом третьего элемента ИЛИ-НЕ, выход четвертого элемента ИЛИ подключен к входу второго элемента НЕ и к второму информационному входу коммута" тора, третий информационный вход которого соединен с выходом второго элемента НЕ, четвертый информационный вход коммутатора соединен с первым информационным входом коммутатора, выход первого элемента НЕ подключен к третьему входу элементаИ-НЕ.Изобретение относится к вычислительной технике и может быть использовано в устройствах обработки цифровой информации, например в устройствах нормализации изображений; 5Целью изобретения является расширение функциональных возможностей устройства за счет осуществления опе" рации вычитания операндов со своими знаками, а также передачи операндов на выход устройства со своими знаками.На чертеже представлена функцио нальная схема устройства для вычитания. 15Устройство для вычитания содержит сумматор 1, компаратор 2, коммутатор 3, группу элементов И 4, группу элементов ИЛИ"НЕ 5, группу элементов РАВНОЗНАЧНОСТЬ 6, входы 7 первого 20 операнда, входы 8 второго операнда, вход 9 разрешения выдачи результата в обратном коде, вход 10 задания режима работы, элементы ИЛИ-НЕ 1114, элементы НЕ 15 и 16, элемент И-НЕ 17, элементы ИЛИ 18 и 19, элемент И 20, элемент ИЛИ 21, элементы РАВНОЗНАЧНОСТЬ 22-24, элементы И 25 и 27, элемент ИЛИ 26, выходы 28, выход 29 знака разности, выход 30 признака равенства операндов и элемент И 31.Устройство работает следующим образом.При наличии сигнала "1" на входе 1 О устройство работает в режиме определения разности двух чисел в прямом коде. В этом режиме на выходах элементов ИЛИ-НЕ 12 и 13 присутству.": ют сигналы "О", на выходе элемента ИЛИ 21 - сигнал , который поступает на второй вход коммутатора 3 и через элемент НЕ 16на третий вход коммутатора 3. Сигнал "О" с выхода элемента НК 15 блокирует элемент И-НЕ 17, сигнал "1" с выхода которого разрешает работу элемента И 20.2720 3 1 Сигнал "О" с элемента ИЛИ-НЕ 13 раз" решает работу элемента ИЛИ-НЕ 12 и элементов ИЛИ 18 и 19. Сигнал "0" с выхода элемента ИЛИ-НЕ 12 разрешает работу элемента ИЛИ-НЕ 11.Рассмотрим случай, когда операнды А и В положительны.Если уменьшаемое больше вычитаемого, то на выходе переноса сумматора 1 " сигнал "1", на выходе компаратора 2 - сигнал "0". При этом на выходе элемента ИЛИ 18 и элемента ИЛИ-НЕ 1 образуются сигналы "0" и 11 11 соответственно , которые раз решают прохождение операндов с входов 7 и 8 через элементы И 4 и через элементы ИЛИ-НЕ 5 соответственно на входы сумматора , 1 . Таким образом , на первую группу входов сумматора 1 поступает прямой к од первого оп еранда , на вторую группу входов сумматора 1 -. инверсный к од второго операнда , а на вход переноса сумматора 1 " сигнал " 1 " , который проходит через коммутатор 3 с выхода переноса сумматора 1 . Следовательно , на выходах сумматора 1, получается разность операндов в прямом коде . На выходе 2 9 фиксируется знак разности 11 1 111 , который поступает через элемент ИЛИ 1 9 на входы элементов РАВНОЗНАЧ" НОСТЬ 6 . Таким образом , на выходах 2 8 разность двух операндов получается в прямом коде .Если уменьша емое меньше в ычитаемого, то на выходе переноса сумматора 1 - сигнал "0", который проходит через коммутатор 3 и поступает на вход переноса сумматора 1. Как и в предыдущем случае, элементы И 4 и элементы ИЛИ-НЕ 5 не блокированы, так как на выходе элемента И 25 образуется сигнал "0". В этом случае на выходах сумматора 1 образуется разность операндов в инверсном коде. На выходе 29 фиксируется знак разности "0". На выходах 28 разность операндов получается в прямом коде. Если уменьшаемое равно вычитаемому, то на выходе компаратора 2 и элемента И 25 получаются сигналы "1". На выходе элемента ИЛИ 18 и элемента ИЛИ-НЕ 11 - сигналы "1" и "0" соответственно, которые блокируют про-. хождение операндов с входов 8 и 7. На входы элементов РАВНОЗНАЧНОСТЬ 6 поступает сигнал "1". На входы сумматора 1 поступаютнулевые коды. На выходе переноса сумматора 1 - сигнал "0", который формирует на выходе 29 сигнал "0". Навыходах сумматора 1 формируется нулевой код разности, который поступает на выход 2. На выходе 30 фиксируется равенство операндов сигналом "1".10 Рассмотрим случай, когда операндыА и В отрицательны.Этот случай аналогичен случаю,когда А и В положительны. На выход 15элемента РАВНОЗНАЧНОСТЬ 22 поступает сйгнал "0".Если уменьшаемое больше вычитаемого, то на выходе переноса сумматора 1 " сигнал "1", на выходе сумматора 1 и на выходах 28 получается разность двух операндов в прямом коде,на выходе 29 - сигнал "1".Если уменьшаемое меньше вычитаемого, то на выходе переноса сумматора 1 формируется сигнал "0", навыходах сумматора 1 получается разность операндов в инверсном коде,на выходе устройства 28,- разностьоперандов в прямом коде, на выходе29 - сигнал "0".30Если уменьшаемое равно вычитаемому, то на выходе компаратора 2 сигнал "1", на выходе устройства 28 "нулевой код, на выходе 29 - сигнал11 10 , на выходе 30 фиксируется равен- , З 5 ство операндов в виде сигнала " 1 " .Рассмотрим случай , когда операндА отрицательный , а операнд В положительныйй.На выходе элемента РАВНОЗНАЧ НОСТЬ 23 и на выходе 29 формируетсясигнал "0". Сигнал с выхода элемента РАВНОЗНАЧНОСТЬ 23 запрещает работу элемента И 20, который в свою оче-.редь разрешает работу элемента ИЛИ 45 26. На вторые входы элемента РАВНОЗНАЧНОСТЬ 22 и группы 6 элементовРАВНОЗНАЧНОСТЬ поступает сигнал11 10 , на выходе 3 О фиксируется сигнал11 110 . На выходе элемента И 2 5 и эле мента ИЛИ8 формируется сигнал "0 " ,а на выходе элемента ИЛИ-НЕ 1 1 - сиг 11. 1нал 1 , Эти сигналы поступают соответственно на группы 4 и 5 элементов И и ИЛИ-НЕ. Таким образом, на 55 первую группу входов сумматора 1 операнд А поступает в инверсном. коде,на вторую группу входов сумматора 1операнд В поступает также в инверс 1211720ном коде. Таким образом, на выходахсумматора 1 образуется разностьдвух операндов в инверсном коде. Навыходе переноса сумматора 1 можетполучиться сигнал как в виде "О",так и в виде . На выходе 28 устройства получается разность операндов в,прямом коде.Аналогично работает устройство ипри положительном А и отрицательном В операндах,При наличии нулевого еигнала навходе 1 О задания режима работы устройство работает в режиме передачина выход 28 либо уменьшаемого, либовычитаемого (в зависимости от сигнала на входе 9 разрешения выдачирезультата в обратном коде) . В этомрежиме на выходе элемента И 25 получается сигнал "О", который поступает на входы элемента ИЛИ 18 иэлемента ИЛИ-НЕ 11, а также на входэлемента ИЛИ 9. Если на входе 9 присутствует сигнал "О, то на выходе элемента ИЛИНЕ 3 - сигнал "1", который через элемент ИЛИ 21 поступает на второйвход коммутатора 3, на третий входкоммутатора 3 поступает сигнал О.Сигнал "1" с выхода элемента ИЛИ-НЕ13 поступает также через элементИЛИ 19 на вторые входы группы 6 элементов РАВНОЗНАЧНОСТЬ. На вторые входы группы 5 элементов ИЛИ-НЕ сигнал О "1 ц поступает через элемент ИЛИ 18,тем самым блокируя их работу, на второй вход элемента ИЛИ-НЕ 2, а с негов виде логического "О" - на входэлемента ИЛИ-НЕ 11, с выхода которо го в виде логической "1" на вторыевходы элементов И группы 4, разрешаяих работу.Таким образом, на сумматор 1 (напервую группу входов) поступает опе ранд А,а на вторую - нулевой код.Если оба операнда положительны, сигнал с выхода переноса сумматора 1 ввиде "О" поступает на вход переноса сумматора . На выходе устройст ва 28 фиксируется прямой код операнда А, знаковый разряд которого сигна"лом "О" снимается с элемента РАВНОЗНАЧНОСТЬ 22.1211720 Составитель А.Степаактор Н.Пвыдкая Техред З,Палий 673 Пого комитета СССРий и открытийРаушская наб.,д. 4/5 акаэ одписное илиал ППП "Патент", г.ужгород, ул. Проектная,1/53 Тираж ВНИИПИ Государственпо делам иэобрете 13035, Москва, Ж-З Корректор М. Самборская