Патенты с меткой «арифметическо-логическое»

Номер патента: 822180

Опубликовано: 15.04.1981

Авторы: Галуза, Кузнецов, Стальнова

МПК: G06F 7/38

Метки: арифметическо-логическое

...на единицу (микрооперация Ь) производится сигналом вцепи 25, которая является входом переноса в младший разряд сумматора.Сумма по модулю два (Ь) дополнительных затрат в оборудовании сумматоране требует, поскольку может быть получен какпромежуточный результат 35при формировании арифметической суммы.Для выполнения операции с задается ее двоичный номер по цепям 1315, и коммутатор 4 коммутирует навыход операнд с соответствующего направления,Микрооперации О выполняются регистрами 5 и б операндов и элементами 7 и 8 по управляющим сигналам 4516-19 (соответственно для микроопераций О, д 5, д, О 2.Ввод в регистры5 и б операндов (ди д.) осуществляется по заднему фронту управляющихсигналов, поступающих на входы с,При логическом...

Номер патента: 1244660

Опубликовано: 15.07.1986

Авторы: Кручинин, Моисеев, Тузова

МПК: G06F 7/38

Метки: арифметическо-логическое, данных, десятичных

...выполняют все .10 возможные пересылки старших четырех разрядов 7 1. 1 и младших четырех разрядов 71,2 байта, сформированного на коммутаторе 56.Корректирующие сумматоры 6 1 и 62 15 при наличии микроприказа 34.8.7 "ДСЛ" выполняют сложение информации с вьмодов соответственно коммутаторов 57 и 58 с кодом "0110, ", а при отсутствии этого микроприказа не изменяют . 20 данную информацию.Сумматоры 63 и 64 производят преобразование соответственно старших четырех разрядов и младших четырех разрядов байтов с выходов корректи рующих сумматоров 61 и 62 (первый операнд) и коммутаторов 59 и 60 (второй операнд) под управлением микроприказов 34.8.8, задающих выполняемую функцию. Перенос с выхода сумма- ЗО тора 64 поступает на соответствующий...