Арифметическое устройство

112Изобретение относится к цифровой вычислительной технике и предназначается для использования в составе цифровых вычислительных машин.1 ель изобретения - повышение быстродействия.На фиг.1 приведена функциональная схема двух двоичных разрядов арифметического устройства; на фиг.2 - временная диаграмма работы арифметического устройства.Разряд арифметического устройства содержит триггеры 1-4, элементы И 5- 20, элементы ИЛИ 21-27, элемент НЕ 28 тактовые входы 29-31 устройства., вход 32 переноса устройства, тактовые входы 33-36 устройства, информационный вход 37 устройства.Арифметическое устройство работает следующим образом.Рассмотрим работу на примере выполнения операции сложения двух положительных чисел, представленных в двоичном коде. Предварительно до вы-полнения первой операции сложения все триггеры устройства устанавливаются в нулевое .состояние за счет подачи на нулевые, входы триггеров исполнительного импульса (для упрощения фиг.1 входы установки триггеров в нулевое состояние не приводятся), Первое слагаемое поступает по входу 37 и заносится в триггеры 3 всех разрядов за счет подачи на вход 35 импульса. Импульс по цепи элементов И 19, ИЛИ 23, И 15, ИЛИ 26 поступает на единичный вход триггера 3 и устанавливает его в единичное состояние. Если на входе 37 отсутствует потенциал, соответствующий коду единицы, то триггер 3 не меняет своего первоначального состояния. Первое слагаемое теперь хранится в триггерах 3, а код второго слагаемого поступает по входу 37.По первому временному такту (,) выполняются операции пересылки кода из триггеров 3 в:триггеры 2 и 4, для чего подаются импульсы на входы 30 и 34.По второму временному такту (у.) выполняется первое сложение по модулю два кода первого слагаемого, хранящегося в триггерах 2-4 и кода второго слагаемого, поступающего по входу 37. Для выполнения этого на вход 35 подается импульс. В тех двоичных разрядах, в которых на входе 37 при 39710 0 20 Если в триггерах 2-4 хранится коднуля, код второго слагаемого равенединице, а переноса из младшего .раз-50ряда нет, то второй импульс, по цепиэлементов И 19 и ИЛИ 27 поступившийна первый вход элемента И 20, мог быпоступить в старший разряд, если бынулевой выход триггера 3 непосредст 5 венно бып бы подключен к входу эле 25 30 35 сутствует потенциал, соответствующий коду единицы, импульс по цепи элементов И 19, ИЛИ 23 поступает на входы элементов И 14 и 15 и производит инвертирование кода, хранящегося в триггере 3Если до поступления второго тактового импульса в триггерах 3 и 4 хранится код единицы, то импульс с выхода элемента И 14 через элемент ИЛИ 24 старшего разряда поступает на второйвход элемента И 20, на первый входкоторого поступает импульс по цепи элементов И 19 и ИЛИ 27. Таким образом, еще до переключения триггеров3 и 2 второй импульс формирует сигнал переноса из данного разряда встарший разряд, что повышает быстродействие работы устройства.Если до поступления второго тактового импульса в триггерах 2-4 хранится код нуля, а код второго слагаемого в данном разряде равен единице и в младшем разряде формируется сиг -нал переноса., то в данном разряде необходимо обеспечить распространениепереноса в следующий (старший) разряд. Это достигается за счет подачивторого тактового импульса по цепиэлементов И 19 и ИЛИ 27 на первыйвход элемента И 20, что позволяетсигналу переноса, поступившему измладшего разряда, через элементыИЛИ 24 и И 20 распространяться в сторону старших разрядов в период времени С. По истечении времени, равногодлительностиуправление распространением сигнала переноса через данный разряд осуществляет триггер 2,так как этот триггер установлен импульсомв единичное состояние. В данном случае исполнительный импульс про - ходит по цепи элементов И 19 и ИЛИ 22.Отметим еще одну особенность работы во время выполнения первого сложения по модулю двамента ИЛИ 24, Для исключения возможного сбоя в работе второй исполнительный импульс через элемент НЕ 28поступает на вхрд элемента И 12 и ,запрещает работу на время длительности второго импульса.По третьему временному такту ( ) осуществляется перескока результата первого сложения по модулю два, хранящегося в триггере 3, в триггер 4. Это необходимо для подготовки выпол.нения второго сложения по модулю два. Одновременно с пересылкой кода из 10 триггера 3 в триггер 4 продолжает формироваться потенциал сквозного переноса.,По четвертому временному такту (С) по завершении распространения 5 максимального переноса на вход Зб подается импульс. В тех разрядах, в которых по входу 32 из младших разрядов поступает потенциал сквозного переноса, импульс по цепи элементов 20 И 11 и ИЛИ 23 поступает на входы элементов И 14 и 15 и выполняет второе сложение по модулю два, Четвертый такт завершает выполнение операции сложения двух кодов. 25Операция вычитания кодов осуществляется аналогично рассмотренномувыше выполнению операции сложения. Отличие состоит в том, что по второму временному такту на входы триггера 3 подается инверсное значение кодов с входа 37,Операция умножения кодов выполняется путем последовательных сложений кода, хранящегося в триггерах 3 и 4 З 5 и кода, поступающего по входу 37, исдвигов кодов вправо на один разряд.Выполнение сдвигов кодов на один . разряд вправо осуществляется за два ,временных такта. По первому такту код из триггеров .1 пересылается со сдвигом на один разряд вправо в триггеры 2. Для выполнения этого на вход 31 подается импульс, По второму такту код числа, хранящийся в триггерах 2, пересылается в триггеры 1. Для выполнения этого на вход 29 подаетсяимпульс. Сдвиг кода в триггерах 3 и 4 осу-. 0 ществляется аналогичным образом. Отличие состоит только в том, что пересылка кода в триггеры 4 выполняется без сдвига, а пересылка кода в триггеры 3 выполняется со сдвигом на один разряд вправо. Для выполнения этого импульсы последовательно подаются на входы 34 и 33,При условии, что код множителя хранится в .триггерах 1, код множимого поступает на вход 37, а триггеры 3 и 4 установлены в нулевое состояние. На первом этапе выполнения операции умножения код триггеров 1 сдвигается вправо до тех пор, пока в последнем .(младшем) разряде не появляется код единицы. После этого сдвиги кода прекращаются и выполняется операция сложения с кодом, поступающим по входу 37. Операции сложения кодов в ходе выполнения операции умножения идентичны рассмотренной выше отдельной операции сложения. После выполнения операции сложения производитсяодновременный сдвиг кодов, хранящихся в триггерах вправо на один. Еслипосле выполнения сдвига кодов на разряд вправо в последнем разряде сновахранится код единицы, то операции сложения с последующим сдвигом повторяются. Если же в последнем разряде хранится код нуля, -то выполняется только сдвиг кодов триггеров сумматора. Сдвиги и сложения повторяются да тех пор,. пока не будет сделано число сдвигов, равное числу двоичных разрядов множителя. Следует отметить, что подача необходимых импульсов натактовые входы устройства обеспечивается аналогично прототипу известнымисредствами,Формула изобретенияАрифметическое устройство, калдыйразряд которого содержит четыре триггера, шестнадцать элементов И, шестьэлементов ИЛИ, причем в разряде нулевой и единичный входы первого триггера соединены соответственно с выходами первого и второго элементов И, первые входы которых соединены соответственно с инверсным и прямым выходами второго триггера, нулевой и единичный входы которого соединены соответственно с выхоцами первого и второго элементов ИЛИ, первый и второйвходы первого элемента ИЛИ соединенысоответственно с выходами третьего и четвертого элементов И, первый и второй входы второго элемента ИЛИ соедииены соответственно с выходами пятого и шестого элементов И, выходы седьмого и восьмого элементов И соединены соответственно с первыми входами третьего и четвертого элементовИЛИ, нулевой и единичный входы третьего триггера соединены соответст-.венно с выходами пятого и шестогоэлементов ИЛИ, первый и второй входыпятого элемента ИЛИ соединены соответственно с выходами девятого и десятого элементов И, первьщ и второйвходы шестого элемента ИЛИ соединенысоответственно с выходами одиннадцатого и двенадцатого элементов И, первые.входы. десятого и одиннадцатогоэлементов И соединены соответственнос прямым и инверсным выходами четвертого триггера, нулевой и, единичный .входы которого соединены соответственно с выходами, тринадцатого и четырнадцатого элементов И, инверсныйвыход третьего триггера соединен спервыми входами третьего, восьмогои тринадцатого элементов И, прямойвыход третьего триггера соединен спервыми входами шестого и четырнадцатого элементов И, вторые входыдесятого и одиннадцатого элементовИ соединены с выходом третьего элемента ИЛИ, второй вход которого соединен с выходом пятнадцатого элемента И, причем в устройстве инверсный и прямой выходы первого триггера каждого разряда соединены соответственно с первыми входами четвертогои пятого элементов И соседнего младшего разряда, инверсный и прямой выходы четвертого триггера каждого разряда соединены соответственно с первыми входами девятого и двенадцатогоэлементов И соседнего младшего разряда, первые входы пятнадцатых элементов И всех разрядов являются информа ционным входом устройства, первый,второй, третий, четвертый, пятый,шестой и седьмой тактовые входы которого соединены соответственно с вторыми входами первого и второго элементов И, вторыми входами третьегои шестого элементов И, вторыми входами четвертого и пятого элементов И, О вторыми входами девятого и двенадцатого элементов И, вторыми входамитринадцатого и .четырнадцатого элементов И, с вторым входом пятнадцатогоэлемента И и с первым входом седьмо го элемента И каждого разряда, о тл и ч а ю щ е е с я тем, что, сцелью повышения быстродействия, каждый разряд содержит седьмой элементИЛИ и элемент НЕ, причем в каждом 20 разряде второй вход пятнадцатогоэлемента И через элемент НЕ соединенс вторым входом восьмого элемента И,выход пятнадцатого элемента И соединен с третьим входом второго элемента ИЛИ и с первым входом седьмогоэлемента ИЛИ, второй вход которогосоединен с прямым выходом второготриггера, выходы четвертого и седьмого элементов ИЛИ соединены соответст- ЗО венно с первым и вторым входами шестнадцатого элемента И, причем в устройстве выход шестнадцатого элементаИ каждого разряда соединен с вторымвходом четвертого элемента ИЛИ и свторым входом седьмого элемента И соседнего старшего разряда, выход деся-того элемента И каждого разряда соединен с третьим входом четвертогоэлемента ИЛИ соседнего старшего раз-.40 ряда.(орректор Е.Рошкоактор Е.Папп аз 3 Тираж 671 Подписно НИИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Ж, Раушская наб., д./5 е Составитель А.КлТехред Л Олейни Производственно-полиграфическое пред ересылка кода из 7 яЗ о ТР М (перВая) ломение кодоо по модулю Г 1 пер 8 ое)"ормиро 3 ание потенциала переноса 7 ересылка кода из Тр. Ю 6 Тр, Ффторщ ложенае кодоо по модулю 21 оторОе) жгород, ул. Проектная