Многофункциональное арифметико-логическое устройство

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХ 1259247 5 р 4 СО ПИСАНИ 30 НИ УДАРСТВЕННЫЙ КОМИТЕТ СССРДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ К АВТОРСКОМУ СВИЛ(71) Институт проблем моделированияв энергетике АН УССР(56) Авторское свидетельство СССР У 648979, кл, С 06 Р 7/38, 1976.Авторское свидетельство СССР 9 1100618, кл, С 06 Р 7/38, 1982.Электронная промьппленность, 1979, вып, 5 (77), с, 17-18.(54) МНОГОФУНКЦИОНАЛЬНОЕ АРИФМЕТИКОЛОГИЧЕСКОЕ УСТРОЙСТВО(57) Изобретение относится к области вычислительной техники и может быть использовано в вычислительных машинах и устройствах, работающих как в традиционной двоичной системе счисления,так и в энакоразрядной избыточной системе"счисления счислами (-1, О, ф, Целью изобретения является расширение области применения за счет возможности обработки операндов как при двоичном, так и знакоразрядном кодировании, Сущность изобретения заключаетсяГ. в том, что в устройство, содержащее логические модули первого, второго, третьего и четвертого разрядов, блоки переносов первого, второго, третьего и четвертого разрядов, блок ускорения переноса, пять элементов НЕ, два элемента И и четыре элемента ИЛИ, дополнительно вводятся элемент ИЛИ, эле- а мент НЕ, четыре элемента И и элемент . И-НЕ, а также по семь элементов И в каждый модуль четных разрядов и по пять элементов И в каждый модуль не- С четных разрядов с соответствующими связями, 3 ил.Изобретение относится к цифровой вычислительной технике и может быть использовано в вычислительных машинах и устройствах, выполняющих математические операции над числами как в 5 традиционной неизбыточной двоичной системе счисления, так и в избыточной знакоразрядной системе счисления с. цифрами (-1, О, 1).Целью изобретения является расширение области применения за счет обеспечения возможности обработки операндов как при двоичном, так и знакоразрядном кодировании.На фиг.1 изображена блоктсхема многофункционального арифметико-логического устройства; на Фиг.2 - блоксхема логического модуля нечетного разряда многофункционального арифметико.-логического устройства на20 фиг.3 - блок-схема логического модуля четного разряда многофункционального арифметико-логического устройства.25Многофункциональное арифметикологическое устройство (Фиг.1) содержит два логических модуля 1 нечетных разрядов (первого 1,1 и третьего 1.2) 1.2), два логических модуля 2 четных разрядов (второго 2.1 и четвертого 2.2), блоки 3 - 6 переносов первого, второго, третьего и четвертого разрядов, блок 7 ускорения переноса, шесть элементов И 8 - 13, пять элементов ИЛИ 14 - 18, шесть элементов НЕ 19 - З 5 24, элемент И-НЕ 25, вход 26 задания режима работы устройства, входы 27-30 вида операции устройства, управляющую шину 31 устройства, разряды 32-35 входа первого операнда устройства, 40 разряды 36-39 входа второго операнда устройства, информационную шину 40 устройства, вход 41 переноса устройства, разряды 42-45 выхода результата устройства, выход 46 результата срав нения устройства, выход. 47 сигнала образования переноса устройства., выход 48 переноса устройства и выход 49 сигнала распространения переноса устройства. 50Логический модуль 1 нечетного разряда (Фиг,2) содержит тринадцать элементов И 50-62, и три элемента ИЛИ63-65.Логический модуль 2 четного разря да (фиг.З) содержит пятнадцать элементов И 66-80 и три элемента ИЛИ81-83. Многофункциональное арифметикологическое устройство является комбинационным и выполняет логические операции и операции неизбыточной двоичной арифметики над четырехразрядными двоичными операндами, а также операции двоичной арифметики над двумя двухразрядными операндами в избыточной знакоразрядной системе с цифрами -1, О, 1).Работа устройства при выполнении логических операций заключается в подаче логической единицы на вход 26 задания режима работы,(М), задании кода выполняемой операции сигналами Чо, Ч Ч и Чэ соответственно на входах 27 - 30 устройства, разрядов А А, Аи А 4 сооответственно на входах 32 - 35 первого операнда устройства, В , В, В и В соответст-с венно на входах 36 - 39 второго операнда устройства и снятии результатов логическойобработки одноименныхразрядов операндов соответственно на первом, втором, третьем и четвертом выходах 42 - 45 после окончания переходных процессов.Работа устройства при выполнении операций неизбыточной арифметики заключается в подаче нулевого потенциала на вход 26 выбора режима (М = О), задании кода выполняемой операции Ч Ч, Чд и Ч соответственно на входах 27 - 30 устройства, разрядов А , А , А и А соответственно навходах 32 - 35 первого операнда устройства, В Вд, Вз и В соответственно на входах 36 в . 39 второго операнда устройства, переноса С с предыдущего разряда на входе 41 переноса и снятии результатов операции на выходах устройства после окончания переходных процессов, причем на выходах 42 - 45 устройства формируются непосредственно соответствующие разряды Р, Р, Р и Р . результата операции над двумя четйрехразрядными словами, на выходе 46 - результат сравнения чисел А и В (Е = 1, когда А = В), на выходе 47 - сигнал образования переноса С, на выходе 48 устройства - выходной перенос устройства С 4, на выходе 49 устройства - сигнал распространения перено"са рРабота устройства при выполнении арифметических операций в избыточной знакораэрядной системе с цифрами -1, О, 1 заключается в подаче ло+С ГА-В АЧВ) + ( А + О Г"А-В АЛ В) -1+С Л В Р АчВ 1 Р А+ (А 6 1 Р=А+ (Ал 1 РА+ В+С В+1 3 1259 гической единицы на вход 26 задайия режима работы устройства (М = 1), логического нуля на выход 46 устройст-, ва, который является двунаправленным (элемент КПИ 14 имеет выход с откры тым коллектором), задании кода выполняемой операции.Ч Ч и 7; соответственно на входах 28 - ЗО устройства, положительных значений первого А и второго А разрядов первого опе- О 1 2ранда А соответственно на входах 36 и 38, отрицательных значений первого А, и второго А разрядов первого операнда А на входах 32 и 34 устройства, положительных значений первого 15 Ф ФВ и второго В разрядов второго опе- ранда В соответственно на входах 33 и 35 устройства, отрицательных значе-., ний первого В, и второго В разрядов 247 4второго операнда В соответственно на входах 37 и 39 устройства, положительного входного переноса Рна входе 27 устройства и снятии после окончания переходных процессов на выходе 42 устройства положительногоФ первого разряда результата Я , ка выходе 43 устройства отрицательного . второго разряда результата Я , на вы;.ходе 44 устройства положительного второго разряда Я результата, на выходе 45 устройства отрицательного третьего разряда Я результата и вызходкого положительного персноса Рна ввходе 49 устройства. Операции, выполняемые многофункциональным арифметико-логическим устройством, приводятся в таблице,,О 1 Р=А+С Ф Арифметические операции в знакоразрядной системе (Е = 0),Логические модули первого 1,1,второго 21, третьего 1.2 и четвертого 2;2 разрядов формируют результатвычислений по двухуровневой логической схеме. В результате работы первого уровня элементов И-ИЛИ формиру 25ются сигналы промежуточных сумм и пе-реносов. Переносы поступают в блокипереносов, где формируются реальныепереносы, поступающие в логическиемодули, где на логике второго уровняэлементов И-ИЛИ формируется результат, Блок 7 ускорения переноса позначениям промежуточных величин формирует сигналы образования и распространения переноса на выходах 47 и 3548 устройства. Сигнал образования переноса и сигнал распространения переноса необходимы для операций неизбыточной арифметики при использованииустройства совместно с блоком ускоренного переноса,Формула изобретения Многофункциональное арифметика логическое устройство, содержащее логические модули первого, второго, третьего и четвертого разрядов, блоки переносов первого, второго, третьего и четвертого разрядов, блок ускорения 5 О переноса, два элемента И, четыре элемента ИЛИ, пять элементов НЕ, каждый логический модуль содержит восемь элементов И и три элемента ИЛИ, причем в устройстве вход первого элемента НЕ соединен с входом задания режима работы устройства, первый, второй, третий и четвертый входы вида операции которого соединены соответственно с первыми входами первого, второго, третьего и четвертого элементовИ логических модулей первого, второго, третьего и четвертого разрядов,первые входы первых элементов ИЛИ которых являются соответствующими разрядами входа первого операнда устройства, разряды входа второго операнда которого соединены с вторымивходами первых элементов И логического модуля соответствующего разряда,выходы второго, третьего, четвертогои пятого элементов НЕ соединены соответственно с вторыми входами вторых элементов И логических модулей первого, второго, третьего и четвертогоразрядов, входы разрядов второго операнда устройства соединены соответственно с входами второго, третьего,четвертого и пятого элементов НЕ,входы блока ускорения переноса соединены соответственно с входом переносаустройства и с инверсными выходамивторого и первого элементов ИЛИ логических модулей первого, второго, третьего и четвертого разрядов, инверсные выходы третьих элементов ИЛИ которых являются соответствующими разрядами выхода результата устройстваи соединены с соответствующими входами первого элемента И, выход которогосоединен с первым входом первого элемента ИЛИ, прямой выход которого является выходом результата сравненияустройства, выходы сигнала образова-"ния переноса и переноса которого соединены соответственно с первым и вторым выходами блока ускорения перено 7 125 са, инверсные выходы вторых элементов ИЛИ логических модулей первого, второго, третьего и четвертого разрядов соединены с соответствующими входами второго элемента И, выход ко торого соединен с первым входом второго элемента ИЛИ,1 инверсный выход которого является выходом сигнала распространения переноса устройства, первые входы пятого и шестого элемен-тов И логического модуля первого разряда соединены соответственно с пр- мым и инверсным выходами третьего элемента ИЛИ, первые входы пятого и шестого элементов И логического моду 15 ля третьего разряда соединены соответственно с прямым и инверсным выходами четвертого элемента ИЛИ, первые входы третьего и четвертого элементов ИЛИ соединены соответственно с выходами блоков переносов первого и третьего разрядов , первые входы пятого и шестого элементов И логического модуля второго разряда соединены соответственно с прямым и инверсным выходом блока переносов второго разряда, первые входы пятого и шестого элементов И логического модуля четвертого разряда соединены соответственно с прямым и инверсным выходами 30 блока переноса четвертого разряда, первый и второй входы блоков переносов первого, второго, третьего и четвертого разрядов соединены с выходом первого элемента НЕ и с входом пере носа устройства, третий и четвертый входы блока переноса первого, второ=: го, третьего и четвертого разрядов соединены соответственно с инверсными выходами второго и первого элементов 40 ИЛИ логического модуля соответствующего разряда, причем в каждом логическом модуле первый вход первого элемента ИЛИ соединен с вторыми входами третьего и четвертого элементов И, 45 второй вход первого элемента И соединен с третьим входом четвертого элемента И, второй вход второго элемента И соединен с третьим входам третьего элемента И, выходы первого и 50 второго элементов И соединены соответственно с вторым и третьим входами первого элемента ИЛИ, выходы третьего и четвертого элементов И соединены соответственно с первым и вторык 55 входами. второго элемента ИЛИ, инверсный выход которого соединен с вторыми входами пятого и шестого элемен 92 ч 7тов И, инверсный выход первого элемента ИЛИ соединен с третьим входом пятого и с первым входом седьмого элементов И, прямой выход первого элемента ИЛИ соединен с первым входом восьмого и третьим входом шестого элементов И, прямой выход второго элемента ИЛИ соединен с вторыми входами седьмого и восьмого элементов И, первые входы пятого и шестого элементов И соединены соответственно с третьими входами восьмого и седьмого элементов И, выходы пятого, шестого седьмого и восьмого элементов И соединены соответственно с первым, вторым, третьим, и четвертым входами третьего элемента ИЛИ, о т л и ч аю щ е е с я тем,.что, с целью расширения области применения за счет обеспечения возможности обработки операндов как при двоичном, так и знакоразрядном кодировании, оно содержит пятый элемент ИЛИ, шестой эле. мент НЕ, третий, четвертый, пятый ишестой элементы И и элемент И-НЕ, каждый логический модуль нечетныхразрядов дополнительно содержит девятый, десятый, одиннадцатый, двенадцатый, тринадцатый элементы И, а каждыйлогический модуль четных разрядов дополнительно содержит девятый, десятый, одиннадцатый, двенадцатый, тринадцатый, четырнадцатый и пятнадцатый элементы И, причем в устройстве первый вход пятого элемента ИЛИ соединен с вторым входом вида операции устройства, прямой выход первого элементаИЛИ через шестой элемент НЕ соединен с первыми входами третьего элементаИ и элемента И - НЕ, вторые входы которых соединены с вторым входом первого элемента ИЛИ и входом заданиярежима работы устройства, выход элемента И-НЕ соединен с пятым входом второго элемента И, с вторым входом,пятого элемента ИЛИ и с третьими входами первых элементов И логических модулей первого, второго, третьего и четвертого разрядов, первые входы девятых элементов И которых соединены с первыми входами четвертого, пятого и шестого элементов И и с выходом третьего элемента И, вторые входы четвертого и пятого элементов И соединень: соответственно с прямыми выходами вторых элементов ИЛИ логических модулей второго и четвертого разрядов, выход четвертого элемента И - свторым входом четвертого элемента ИЛИ, выход пятого элемента И - с вторым входом второго элемента ИЛИ, второй вход третьего элемента ИЛИ - с, выходом шестого элемента И, второй 5 вход которого соединен с первым входом вида операции устройства, инверсный выход пятого элемента ИЛИ соеди нен с первыми входами десятых элементов И логических модулей первого и третьего разрядов, первые входы одиннадцатых элементов И которых соединены соответственно с первыми входами первых элементов ИЛИ логических модулей второго и четвертого разрядов, 5 вторые входы десятых элементов И логических модулей первого и третьего разрядов - соответственно с вторыми входами первых элементов И логических модулей второго и четвертого разря дов, вторые входы одиннадцатых элементов И логических модулей первого и третьего разрядов - соответственно с вторыми входами вторых элементов И "логических модулей второго и четвертого раЗрядов, третьи входы десятых элементов И логических модулей первого и третьего разрядов - соответственно с инверсными выходами первых элементов ИЛИ логических модулей второго и четвертого разрядов соответственно, вторые входы девятых элементов И логических модулей второго и четвертого разрядов соединены соответственно с вторыми входами вторых элементов И логических модулей первого и третьего разрядов, первые входы ,тринадцатых элементов И логических модулей второго и четвертого разрядов - соответственно с прямыми выхо- о дами вторых элементов ИЛИ логических модулей первого и третьего разрядов,вторые входы тринадцатых элементов И логических модулей второго и четвертого разрядов - соответственно с пер- выми входами пятых элементов И логических модулей первого и третьего разрядов, первые входы четырнадцатыхэлементов И логических модулей второго и четвертого разрядов - с инверсными выходами первых элементов ИЛИлогических модулей первого и третьего ,разрядов соответственно, причем вкаждом логическом модуле нечетных разрядов третьи входы первого и вто-,55 рого элементов И соединены с четвертыми входами третьего и четвертого элементов И, первый вход девятого элемента И - с первыми входами двенадцатого и тринадцатого элементов И,первый вход десятого элемента И - стретьим входом одиннадцатого элемента И, первый вход которого соединенс вторым входом двенадцатого элемента И,. второй вход десятого элементаИ - с третьим входом двенадцатогоэлемента И, второй вход одиннадцатогоэлемента И - с вторым входом тринадцатого элемента И, третий вход десятого элемента И - с третьим входомтринадцатого элемента И, четвертыевходы десятого и одиннадцатого элементов И соединены с вторым входомпервого элемента И, второй вход второго элемента И соедийен с вторымвходом девятого и четвертыми входамидвенадцатого и тринадцатого элементов И, выходы девятого, десятого,одиннацатого, двенадцатого и тринадцатого элементов И соединены соответственно с третьим, четвертым, пятым,шестым и седьмым входами второго элемента ИЛИ, причем в каждом логическом модуле четного разряда третийвход первого элемента И соединен стретьим входом второго элемента И ис четвертыми входами четвертого, пятого, шестого, седьмого и восьмогоэлементов И, первый вход девятогоэлемента И - с первыми входами десятого, одиннадцатого, двенадцатого,пятнадцатого элементов И, с вторымвходом четырнадцатого элемента И и стретьим входом тринадцатого элементаИ, второй вход девятого элемента И -с вторыми входами десятого и одиннадцатого элементов И, первый вход тринадцатого элемента И - с вторым входом пятнадцатого элемента И, второйвход тринадцатого элемента И - с третьим входом четырнадцатого элементаИ, первый вход четырнадцатого элемента И - с третьим входом пятнадцатогоэлемента И, инверсный выход первогоэлемента ИЛИ - с третьим входом десятого и вторым входом двенадцатогоэлементов И, третий вход одиннадцатого элемента И - с первым входом первого элемента ИЛИ, третий .вход двенадцатого элемента И - с первым входомчетвертого элемента И, четвертые вхо-ды одиннадцатого и двенадцатого элементов И соединены с вторым входомпервого элемента И, четвертый входдесятого элемента И - с вторым входомвторого элемента И, выходы девятого, 12111259247ресятого, одиннадцатого и двенадцатого элементов И соединены соответственно с третьим, четвертым, пятым ишестым входами второго элемента ИЛИ,выходы тринадцатого, четырнадцатогои пятнадцатого элементов И - с пятым,шестым и седьмым вхопами третьегоэлемента ИЛИ соответственно, третийвход девятого элемента И логического,модуля каждого из разрядов соединен5 с первым входом второго элемента И .этого же разряда.(,Ю) Ю й% ДУР ГА 2)ФигЗСоставитель А.Кл(оТехред И.Попович едактор О.Юркове Корректор Е.Рошк Тираж 671 ВНИИПИ Государственного комитета СС по делам изобретений и открытий 3035, Москва, Ж, Раушская наб., аз 5122/ писное 4/5 нзводственно-полиграфическое предприятие, г. Ужгород, ул. Проектная