Арифметическое устройство

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИК ЯО 15114 С 06 Р 7/38Ц6/ ЕТЕНУ ТОРС НОМУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИИ САНИЕ ИЭ(56) Авторское свидетельство СССР 9 1100619, кл. С 06 Р 7/49, 1982;ТИИЭР, 1980, т.б 8, Ф 4, с.114 116, рис, 3.(54)(57) АРИФМЕТИЧЕСКОЕ УСТРОЙСТВО, содержащее два сумматора-вычитателя, квадратор, сдвиговый регистр, причем первый и второй информационные входы устройства соединены соответственно с первым и вторым информационными входами первого сумматоравычитателя выход которого соединенс входом квадратора,выход которого соединен с первым входом второго сумматора-вычитателя,а выход сдвигового регистра является выходом устройства, о тл и ч а ющ е е с я тем, что, с целью сокращения оборудования, оно содержит коммутатор, распределитель импульсов, триггер, элемент задержки, три элемента И, трн элемента ИЛИ два элемента НЕ, причем выходы первого и второго сумматоров-вычитателей соединены с соответствующими информационными входами коммутатора, выход которого соединен с информационным входом сдвигового регистра, выход которого соединен с вторым входом второго сумматора-вычитате.ля, вход пуска устройства соединен с входом распределителя импульсов, первый выход которого соединен с первыми входами первого и второго элементов ИЛИ, выходы которых соединены соответственно с входом элемента задержки и входом записи сдвигового регистра, второй выход распределителя импульсов соединен с вторым входом первого элемента ИЛИ и с первым входом первого элемента И, вьгход которого соединен с вторым входом второго элемента ИЛИ, третий выход распределителя импульсов соединен с первым входом второго элемента И, выход которого соединен с входом сдвига сдвигового регистра, первый разряд входа кода операции устройства соединен с вторыми входами первого и второго элементов И, с первыми входами третьих элементов И и ИЛИ и через первый элемент НЕ с управляющим входом коммутатора, второй разряд входа кода операции устройства соединен с вторым входом третьего элемента ИЛИ и входом второго элемента НЕ, выходы которыхсоединены соответственно с единичным и нулевым входами триггера, выход которого соединен с управляющими входами первого и второго сумматороввычитателей, вход элемента задержки соединен с вторым входом третьего элемента И, выход которого соединен со счетным входом триггера51015 20 25 30 35 40 45 50 Изобретение относится .к вычислительной технике и может быть использовано для построения арифметических устройств ВЦМ.Цель изобретения - сокращениеколичества оборудования.На чертеже представлена структурная схема арифметического устройства.Арифметическое) устройство содержитсумматор-вычитатель 1, квадратор 2,сумматор-вычитатель 3, коммутатор 4,сдвиговый регистр 5, информационныевходы 6 и 7, выход 8, вход 9 пуска,вход 10 кода операции, распределитель11 импульсов, элемент ИЛИ 12, элементИ 13, элемент 14 задержки, элементИЛИ 15, элемент И 16 и 17, элементНЕ 18 и 19, элемент ИЛИ 20, триггер 21.Устройство работает следующимобразом,Арифметическое устройство выполняет операции сложения, вычитания иумножения при кодах на входе 10 ко 1да операции ,соответственно 0 1. "ОО" и " 1 1 " .При операции сложения сумматорывычи т атели 1 и 3 установлены в р ежим суммирования кодом входа 1 0 чере з элемент ИЛИ 2 0 и единичныйвход триггера 2 1 . Коммутатор 4 о б е спе чивае т передачу данных на выход спервого сумматора-вычитателя 1, таккак н а ег о управляющий вход поступаетединица с входа 1 0 через элемент НЕ1 8 . Операнды , поступающие на входы 6и 7 суммируются в . сумматоре- вычитателе 1 и через коммутатор 4 суммазаписывается в первом такте в сдвиг овый регистр 5 , на вход записи кото.рого поступает первый тактовый импульс с первого выхода распределения1 1 импульсов через элемент ИЛИ 1 5 ,результат поступает на выход 8 устройства .При выполнении операции вычитания устройство работает аналогичноза исключением того, что сумматорывычитатели устанавливаютсяв режимвычитания кодомвхода 10 через элементНЕ 19 и нулевой вход триггера 21.При операции умножения произведение вычисляется по формуле 1 а фЪ)-О-Ъ)4,Исходное состояние аналогично рассмотренным ранее. С поступлениемимпульса по входу 9 на выходах распределителя 11 импульсов последовательно по времени появляются тактовыеимпульсы, Первый тактовый импульспроходит через элемент ИЛИ 15 и поступает на вход управления записисдвигового регистра 5, а также проходит через элемент ИЛИ 12, элемент14 задержки и элемент И 17, посколькуна втором входе элемента И 17 будетприсутствовать потенциал логическойединицы с выхода 10. Данный сигналс выхода элемента И 17 поступает насчетный вход триггера 21 и переводит его в противоположное нулевоесостояние. Таким образом, первоначально сумматоры-вычитатели работают в режиме слежения. Полученная сумма. (а+Ь) через квадратор 2, сумматорвычитатель 3 и коммутатор 4 поступает на сдвиговый регистр 5, где записывается промежуточный результат (а+Ь) . После чего, так как триггер 21 приведен в нулевое состояние, сумматор-вычитатель 1 формирует значение (а-Ь), которое проходит через квадратор 2 на вход сумматора-вычитателя 3, где вычитается иэ величины, записанной в сдвиговом регистре 5, и по второму тактовому импульсу, поступающему через элемент ИЛИ 15 на вход записи сдвигового регистра 5 результат (а+Ь)(а-Ь) записывается в данный регистр. Второй тактовый импульс также переводит сумматоры-вычитатели 1 и 3 в режим сложения, пройдя по цепи: элемент ИЛИ 12, элемент 14 задержки, элемент И 17 и счетный вход триггера 21. По третьему тактовому импульсу, поступающему с третьего выхода распределителя 11 импульсов через эле- . мент И 16 на вход сдвига сдвигового регистра 5, производится сдвиг на два разряда вправо значения, записанного в сдвиговом регистре 5, что соответствует делению на четыре, и полученное произведение поступает на выход 8 устройства.оставительехвед А.Кик ктор В,Петраш Тираж 709 ВНИИПИ Государственно по делам изобретений 13035, Москва, Ж, РаушЗаказ 7868/54 А. Клюевемезей КорректорПодписноео комитета СССРи открытийская наб., д. 4/5 акс