Устройство для сдвига информации

1 1Изобретение относится к вычислительной технике и может быть использовано в арифметических устройствах ЭВИ для сдвига и преобразования форматов данных.Цель изобретения - сокращениеаппаратурных затрат,На фиг. 1-4 . представлена схема устройства для сдвига информации(для случая п=4, К=32),Устройство для сдвига информациисодержит входной регистр 1 разряды2.1-2.32 информационного входа, выходы 3. 1-3.32 входного регистра, группу блоков 4 элементов запрета, группуэлементов 51-5.8 памяти, группублоков 6 элементов ИЛИ, блок 7 памяти настроек, выходы 8.1-8.4,9.19,4, 10. 1-10. 4, 11. 1-11. 8 и 12 блока памяти настроек, группу элементов И 13,1-13.8, элемент И-НЕ 14,группу блоков 15 элементов И, группу выходных регистров 16, выходы17.1-17.32 устройства, входы 18 и19 синхронизации и вида операцииустройства.Устройство для сдвига информацииобеспечивает параллельную обработкуинформации с выполнением операцийсдвигов, кратных четырем, вправо ивлево на любое количество от 0 до32 разрядов, упаковки и распаковкиданных, установки знака при выполнении операции упаковки и распаковки,Выполнение той или иной операцииобеспечивается различными наборамизначений выходов 8.1-8.4, 9.1-9.4,10,1-10.4, 11.1-11,8 и 12 блока 7памяти настроек.Значение выходов блока 7 памятинастроек при выполнении операции.сдвига представлено в табл.1,Значение выходов блока 7 памятинастроек при выполнении операцииупаковки представлено в табл.2.Значение выходов блока 7 памятинастроек при выполнении операциираспаковки представлено в табл.3.Значение выходов блока 7 памятинастроек при выполнении операции обработки знакового байта представлено в табл.4,Элементы 5.1-5.8 памяти имеюткодировку, представленную в табл,5.При выполнении операции сдвигаустройство для сдвига работает следующим образом.На входы 2.1-2.32 поступает опе.эанд Г и заносится в регистр 1. На228098 2 1 О 5 20 25 ды синхронизации соответствующих регистров 16, а выход элемента И-НЕщ 0 14 поступает на входы сброса выход 50 40 45 вход 19 поступает значение направления и величины сдвига, по которому из блока 7 памяти .настроек в соответствии с приведенной ранее таблицей выбираются нужные значения выходов 8. 1-8.4, 9, 1-9.4, 10, 1-10.4,11,1-11.8 и 12. Значения разрядовоперанда с регистра 1 и выходов 3.18.4, 9.1-. 9.4 поступают на адресныевходы элементов 5.1-5.8 памяти группы. По укаэанным значениям в соответствии с приведенной выше таблицейиз элементов 51-5.8 памяти группы выбираются значения, преобразованные в соответствии с выполняемой функцией, которые через коммутаторы,образованные элементами 4 запрета, элементами И 15 и элементами ИЛИ 6, поступают на входы регистров 16 группы. Прием в них происходит под управлением выходов 11.1-11.8 и 12,которые поступают на вторые входы элементов И 13,1-13.8 и 14 соответственно, а на первые входы этихэлементов поступает стробирующийсинхросигнал с входа 18. Выходы элементов И 13.1-13,8 поступают на вхо. ных регистров 16. При наличии сигнала на выходе 12 стробирующий синхросигнал, поступающий по входу 18обеспечивает. занесение информациина выходной регистр 16, если естьсигнал на соответствующем выходе 11и сброс выходного регистра 16, если нет сигнала на соответствующем выходе 1 1. При отсутствии сигнала навыходе 12 информация принимаетсятолько в те выходные регистры 16,которые разрешены для приема, т.е.на соответствующих выходах 11.111.8 есть сигнал приема. Содержимоеостальных регистров 16 остается неизменным, С выходов регистров 16 инФормация поступает на выходы 17,1- 17,32 устройства.Выполнение операции "Упаковать заключается в отбрасывании старших тетрад исходных байтов, присоединении младших тетрад и размещении полученной информации на выходном регистре с одновременным сдвигом их влево или вправо на нужное количество разрядов.фПри выполнении операции "Распаковать" происходит обратный процесс,к каждой тетраде исходной информации.Таблица 1 Выходы блока памяти Операция сдвига 8,1-8.4 9.1-9.4 10.1-10.4 11,1-11.4 11.5-,11.8 12 0 Без сдвига1 Сдвиг. вправо на 8 бит 1 Сдвиг влево на 24 бит 3 А 1 Сдвиг вправо на 1 б бит О 0 1 Сдвиг влево на 16 бит 1 Сдвиг вправо на 24 бит 1 Сдвиг влево на 8 бит 0 0 1 Сдвиг вправо на 20 бит 0 0 Сдвиг влево на 28 бит Т а блица 2Выходы блока памяти. 0 0 0 0 3 0 5.б 3 1 пристраивается тетрада с единицами во всех разрядах и полученные байты передаются на выходной регистр. В этих операциях происходит параллельное получение до четырех байтов результата.Операции обработки знакового байта применяются в командах упаковки и распаковки данных. При выполнении этих команд в исходный момент производится обработка знакового байта, одна из тетрад которого содержит 228098 4младшую цифру числа,адругая в шестнадцатиричный код знака этого числа,Преобразование этого байта сводитсяк сдвигу вправо левой тетрады и сдвигу влево правой тетрады этого .байтана четыре разряда, а затем размещению полученного байта в требуемомрегистре 16.Указанные олерации выполняются1 О аналогично операции сдвига с учетомсоответствующих кодировок блока 7памяти настроек. 1 . Сдвиг вправо на 28 бит1 Сдвиг влево на 4 бит 1 Сдвиг влево на 12 бит 1 Сдвиг внраво на 12 бит 1 Сдвиг влево на 20 бит 1 Сдвиг вправо на 4 бит 1 Результат на байты 0 и 1 1Результат на байты 1 и 2 1 Результат на байты 2 и 31228098 Табли.ца 3 Выходы блока памяти Операция распаковки8. 1- 8 .4 9. 1-9.4 10 . 1-1 О.4 1 1 . 1-1 1 .4 1 1 .5-1 1,8 1 2 Л Р О Распаковка байтов О и 1 Р О Распаковка байтов 1 и 2 Р О Распаковка байтов 2 и 3 Таблица 4 1 Байт О на байт О 1 Байт 1 на байт 1 1 Байт 2 на байт 2 1 Байт 3 на байт 3 1 Байт 1 на байт О 1 Байт 2 на байт 1 1 Байт 3 на байт 2 1 Байт О на байт 3 1 Байт 2 на байт О 1 Байт 3 на байт 1 1 Байт О на байт 2 1 Байт 1 на байт 3 1 Байт 3 на байт О 1 Байт О на байт 1 1 Байт 1 на байт 2 О О О О 1 Байт 2 на байт 3. 3 Таблица 5 Значение выходов 8.1-8.4 или 9.1-9.5О 1 2 3 4 5 6 7 8 9 А В С П Е Рф О О О О О О О С С С 3 3 3 О О О 1 8 2 4 1 2 8 С С Е 3 3 В О О О О 1 Выходы блока памятиОперация обработки 8. 1"8.4 9. 1-9.4 10. 1-10,4 11. 1-11.4 11.5-11. 8 128Продолжение табл.5 1228098 Значение выходов 8.1-8.4 или 9.1-9.5С Значениевыходоврегис.тра 2 3 4 5 6 7 8 9 Э О О О О 2 3 4 1 2 2 1 6 3 3 С Е С Е А Р О О О О Е Э С В С 5 А Э Е Р Э О О В Е 8 2 4 9 Л 6 О О О О О О Э С С 3 Е 7 Э Е Э Э Е Р Р Э 7 ВР 7,О О Е, 7 Р Э Е Р В Е Э 7. Р Р Р Р Р 7 О О 40 45 50 формула изобретения Устройство для сдвига информации, содержащее входной регистр, блок памяти настроек, группу элементов па-мяти, группу выходных регистров, группу элементов И, элемент И-НЕ, группу блоков элементов ИЛИ, причем информационный вход и вход вида опе-. рации устройства соединены соответственно с входом входного регистра и с адресным входом блока памяти на. строек, первая группа выходов блока памяти настроек соединена с первой группой адресных входов элеМентов памяти группы с первого по Е/2 и-й (1 - разрядность входной информации, п - разрядность элемента памяти), вторая группа выходов блока памяти настроек соединена с первой группой адресных входов элементов памяти группы с Ь/2 и+1)-го по Е/и-й, выходы разрядов р-й группы (Р = 1-и) входного регистра соединены с р-ми адресными входами второй группы соответствующих .элементов памяти группы, вход синхронизации устройства соединен с первымивходами элементов И группы и с первым входом элемента И-НЕ, выходкоторого соединен с входами адресавыходных регистров группы, выходыкоторых являются выходом устройстваинформационные входы выходных регистров группы соединены с выходамисоответствующих блоков элементов ИЛИгруппы, выходы элементов И группы соединены с входами синхронизации соответствующих выходных регистров группы, выходы третьей группы блока памяти настроек соединены а вторыми входами соответствующих элементов И группы, выход . четвертой группы блока памяти настроек соединен с.вторым5 входом элемента И-НЕ, о т л и ч а ю 1 е е с я тем, что, с целью сокра дения аппаратурных затрат, оно содержит группу блоков элементов И игруппу блоков элементов запрета,причем выходы пятой группы блока памятинастроек соединены с управляющимивходами соответствующего блока элементов И группы и соответствующегоблока элементов запрета группы, выходы которых соединены соответственнос первым и вторым входами соответствующего блока элементов ИЛИ группы, нечетные и четные выходы пятойгруппы блока памяти настроек соединены соответственно с управляющимивходами четных и нечетных блоковэлементов И группы и блоков элементов запрета группы с Ь/2 п+1)"го.по Ип-й, выходы которых соединенысоответственно с первым и вторымвходами соответствующих блоков элементов ИЛИ группы, р-й выход с-го элемента памяти группы 1 с=1-1 с/2 п)соединен с с-м информационным входомр-го блока элементов И группы, р-й 5выход Ь/2 п 1 с)-го элемента памятигруппы соединен с с-м информационным входом р-го блока элементов запрета группы, информационные входынечетных и четных блоков элемен О тов И с Ь/2 п+1)-го по К/и-й группысоединены соответственно с информационными входами четных и нечетныхблоков элементов запрета с первогопо Е/2 п-й группы, информационные 15 входы нечетных и четных блоков элементов запрета с /2 п+1)-го по1/и-й группы соединены соответственно с информационными входами четныхи нечетных блоков элементов И спервого по Е/2 п-й группы.1228098 ставитель А.хред Г.Гербер едактор 1,1. Середа Заказ 2303 Подписноеого комитета ССС ении и открытии Раушская наб.