Устройство для вычисления элементарных функций

, С 06 Р 7/3 ЕНИЯ ОПИСАНИЕ ИЗОБРЕТ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(71) Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции(56) 1. Байков В.Д. и Смолов В.Б.Аппаратурная реализация элементарныхфункций в ЦВМ. Л 1975,2. Авторское свидетельство СССРР 746538, кл. С 06 Р 15/34, 1979(54)(57) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯЭЛЕМЕНТАРНЫХ ФУНКЦИЙ, содержащее пер.вый, второй и третий регистры, первый и второй сдвигатели, первый,второй и третий сумматоры, блок памяти констант, генератор синхроимпульсов, причем выходы первого и вто.рого регистров соединены с входамипервого операнда соответственно первого и второго сумматоров, выходы которых соединены с первыми информационными входами первого и второго регистров соответственно, входы второгооперанда первого и второго сумматоровсоединены с разрядными выходами соответственно первого и второго сдвигателей, выход третьего регистра соединен с входом первого операнда третьего сумматора, вход второго операн.да которого соединен с выходом блокапамяти констант, причем вторые информационные входы первого, второго итретьего регистров соединены соответ. ЯО 1141399 ственно с первым, вторым и третьим входами данных устройства, о т л и - ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей за счет вычисления элементарных функций /х, 1 огх, агсд 9/х и и 1 х + у, устройство Лополннтельно содержит первый и второй коммутаторы, четвертый регистр, триггер, элемент И, двоичный счетчик и блок управления, содержащий триггер, двоичный счетчик тактов, дешифратор, с первого по двенадцатый элементы И, с первого по пятый элементы ИЛИ, первый и второй элементы НЕ, причем первые информационные входы первого и второго коммутаторов соединены с выходом первого регистра, вторые информационные входы первого и второго коммутаторов соединены с выходом второго регистра, выходы пер-: вого и второго коммутаторов соедине- ны с информационными входами первого и второго сдвигателей соответствен-, но, выход второго сумматора соединен с информационным входом четвертого регистра, выход которого соединен с выходом второго регистра, выход третьего сумматора соединен с первым цр информационным входом третьего регистра, выход старшего разряда второго сумматора соединен с нулевым входом триггера, единичный выход ко" торого соединен.с первым входом эле. 3 в мента И, выход которого соединен со счетным входом двоичного счетчика,выход которого соединен с входами упраЪ- ления сдвигом первого и второго сдвигателей и адресным входом блока памяти констант, выход генератора син-,Венцельа Корре Решетник аказ илиал ППП "Патент", г. Ужгород, ул. Проектная, 4 96/36НИИПИ Госупо делам13035, Мос Тираж 710арственнозобретениива, Ж,Подписноео комитета СССРи открытийРаушская наб., д. 4/5хроимпульсов соединен со счетным вхо-,дом двоичного счетчика тактов блока управления и первым входом первогсэлемента И блока управления, причемв блоке управления первый вход второго элемента И соединен с инверснымвыходом первого разряда двоичногосчетчика тактов, выход второго разряда которого соединен с прямым входом третьего элемента И, первый входчетвертого элемента И соединен с выходом третьего разряда двоичногосчетчика тактов, установочный входдвоичного счетчика тактов соединенс нулевым входом триггера, единичный выход которого соединен с управляющим входом двоичного счетчика тактов, выход второго элемента И соединен с первым входом первого элементаИЛИ и входом первого элемента НЕ,второй вход первого элемента ИЛИ соединен с выходом первого элемента И,выходы третьего и четвертого элементов И соединены соответственно спервым и вторым входами второго элемента ИЛИ, выход которого соединен сединичным входом триггера, нулевойвход которого соединен с первым входом пятого элемента И, второй входкоторого соединен с входом второгоэлемента НЕ и первым входом дешифра-,тора, первый выход которого соединеныс прямым входом третьего элементаИЛИ, второй вход которого соединенс вторым выходом дешифратора, тре- .тий выход которого .соединен с прямым входом шестого элемента И, выходкоторого соединен с третьим входомтретьего, элемента ИЛИ, четвертыйвход которого соединен с выходом седьмого элемента И, прямой вход которого соединен с четвертым выходом дешифратора, вторыми входами второгои четвертого элементов И и инверсными входами первого и третьего элементов И, инверсный вход шестогоэлемента И соединен с первым инверсным входом седьмого элемента И, прямой вход восьмого элемента И соединен с первым выходом дешифратора ипервым входом десятого элемента И,первый вход девятого элемента И соединен с вторым выходом дешифратораи прямым входом одиннадцатого элемента И, инверсный вход которого соединен с вторым входом девятого элемента И, инверсный вход восьмогоэлемента И соединен с вторым входомдесятого элемента И, выходы восьмого и девятого элементов И соединены соответственно с первым и вторым входами третьего элемента ИЛИ, выходы десятого и одиннадцатого элементов И соединены соответственно с первым и вторым входами пятого элемента ИЛИ, выход первого элемента ИЛИ соединен с первым входом двенадцатого элемента И, второй вход которого соединен с единичным выходом тригге- рФ, выход третьего элемента ИЛИ соединен с третьим входом двенадцатого элемента И, причем счетный вход двоичного счетчика тактов соединен с выходом генератора синхроимпульсов и управляющим входом четвертого регистра устройства, нулевой вход триггера блока управления соединен с управляющими входами первого, второго и третьего регистров и установочным входом двоичного счетчика, второй выход девятого элемента И блока управления соединен с выходом старшегоразряда второго регистра, инверсныйвход восьмого элемента И блока управления соединен с выходом старшего разряда третьего регистра, второй инверсный вход седьмого элемента И блока управления со .динен с выходом старшего разряда четвертогорегистра, инверсный вход шестогоэлемента И блока управления соединенс выходом старшего разряда второгосумматора, второй вход дешифратораблока управления соединен с первымвходом установки режима устройства,второи вход установки режима которо.го соединен с управляющими входамипервого и второго коммутаторов, управляющим входом блока памяти констант и первым входом дешифратора блока управления, выход второго элемента НЕ блока управления соединен с единичным входом триггера, выход первого элемента НЕ блока управления соединен с управляющим входом второго регистра, выход второго элемента И блока управления соединен с управляющим входом четвертого регистра, выход первого элемента ИЛИ блока управления соединен с вторым входом элемента И, выход двенадцатогоэлемента И блока управления соединен с управляющими входами первого,второго и третьего регистров,выход пятого элемента И блока управпения соединен с единичным входомтриггера, выход четвертого элементаИЛИ блока управления соединен с уп= +1;зп;х = созУ;з. = 0,1п,=9; -, агсд 2 ; у,+2 х х; - ;2 У 1 зц,п 6; У 1 ф 145 вздп;= равляющими входами первого и третьегосумматоров, выход пятого элемента 1Изобретение относится к вычислительной технике и предназначено длявычисления элементарных функций вустройствах, работающих в реальноммасштабе времени,Известны устройства для вычисления элементарных функций, содержащиерегистры, выходы которых подключенык входам сумматоров, выходы которых подключены к входам регистров,предназначенные для вычисления элементарных функций по методу "цифраза цифрой 13.Недостатки этих устройств - небольшой набор реализуемых элементарных функций и низкая производительность.Наиболее близким по техническойсущности к изобретению является устройство для вычисления элементарныхфункций, содержащее первый и второйрегистры, выходы которых подключенык первым входам первого и второгосумматоров соответственно, выходыкоторых подключены к первым входампервого и второго регистров соответ-.ственно, первый и второй сдвигатели,выходы которых подключены к вторымвходам первого и второго сумматоровсоответственно, третий регистр, выход которого подключен к первомуЗОвходу третьего сумматора, второй входкоторого подключен к выходу блокапамяти коэффициентов, генератор синхроимпульсов, причем вторые входыпервого и второго регистров и первыйвход третьего регистра являются входами устройства.Устройство предназначено для вычисления элементарных функций зп Чи сов Ч . Вычисления производятся по.алгоритму Волдера ИЛИ блока управления соединен с. управляющим входом второго сумматора.матора,при начальных условиях Во -- М, чо -- О,х = 1(М 2,Недостатком известного устройстваявляются ограниченные функциональныевозможности из-за небольшого выборареализуемых функций.Целью изобретения является расши"рение функциональных возможностейустройства за счет вычисления элементарных функций 1 од х, Гх, агсйду/хи кх" "+ уПоставленная цель достигается тем,что в устройство для вычисления элементарных функций, содержащее первый.второй и третий регистры, первый ивторой сдвигатели, первый, второй итретий сумматоры, блок памяти констант, генератор синхроимпульсовЭпричем выходы первого и второго регистров соединены с входами первогооперанда соответственно первого ивторого сумматоров, выходы которыхсоединены с первыми информационнымивходами первого и второго регистровсоответственно, входы второго операнда первого и второго сумматоров -с разрядными выходами соответственно первого и второго сдвигателей, выход третьего регистра - с входомпервого операнда третьего сумматора,вход второго операнда которого соединен с выходом блока памяти констант, причем вторые информационныевходы первого, второго и третьегорегистров соединены соответственнос первым, вторым и третьим входамиданных устройства, введены первыйи второй коммутаторы, четвертый регистр, триггер элемент И, двоичныйсчетчик и блок управления, содержащий триггер, двоичный счетчик тактовФ3 11413дешифратор, с первого по двенадцатыйэлементы И, с первого по пятый элементы ИЛИ, первый и второй элементыНЕ, причем первые информационныевходы первого и второго коммутаторов устройства соединены с выходомпервого регистра, вторые информационные входы первого и второго коммутаторов - с выходом второго регистра,выходы первого и второго коммутаторов с информационными входами первого ивторого сдвигателей соответственно,выход второго сумматора - с информационным входом четвертого регистра,разрядный выход которого соединен свыходом второго регистра, выход третьего сумматора - с первым информационным входом третьего регистра,выход старшего разряда второго сумматора - с нулевым входом триггера,. единичный выход которого соединенс первым входом элемента И, выходкоторого соединен со счетным входомдвоичного счетчика; выход которогосоединен с входами управления сдвигомд 5первого и второго сдвигателей и адресным входом блока памяти констант,выход генератора синхроимпульсовсо счетным входом двоичного счетчикатактов блока управления и первым входом первого элемента И блока управления, причем в блоке управления первый вход второго элемента И соединенс инверсным выходом первого разрядадвоичного счетчика тактов, выходвторого разряда которого соединен с35прямым входом третьего элемента И,первый вход четвертого элемента И -с выходом третьего разряда двоичногосчетчика тактов, установочный вход40двоичного счетчика тактов - с нулевым входом триггера, единичный выходкоторого соединен с управляющим входом двоичного счетчика тактов, выходвторого элемента И - с первым входом45первого элемента ИЛИ .и входом первого элемента НЕ, второй вход первогоэлемента ИЛИ - с выходом первого элемента И, выходы третьего и четвертого элементов И - соответственно с50первым и вторым входами второго элемента ИЛИ, выход которого соединен сединичным входом триггера, нулевойвход которого соединен с первым входом пятого элемента И, второй вход55которого соединен с входом второгоэлемента НЕ и первым входом дешифратора, первый выход которого соединен 99 ас прямым входом третьего элемента ИЛИ, второй вход которого соединен с вторым выходом дешифратора, третий выход которого соединен с прямым входом шестого элемента И, выход которого соединен с третьим входом третьего элемента ИЛИ, четвертый вход которого соединен с выходом седьмого элемента И, прямой вход которого соединен с четвертым выходом дешифратора, вторыми входами второго и четвертого элементов И и инверсными входами первого и третьего элементов И, инверсный вход шестого элемента .И - с первым инверсным входом седьмого элемента И,.прямой вход восьмого элемента И - с первым выходом дешифратора и первым входом десятого элемента И, первый вход девятого элемента И - с вторым выходом дешифратора и прямым входом одиннадцатого элемента И, инверсный вход которого соединен с вторым входом девятого элемента И, инверсный вход восьмого элементаИ - с вторым входом десятого элемента И, выходы восьмого и девятого элементов И - соответственно с первым и вторым входами третьего элемента ИЛИ, выходы десятого и одиннадцатого элементов И - соответственно с пер. вым и вторым входами пятого элемента ИЛИ, выход первого элемента ИЛИ -с.первым входом двенадцатого элемента И, второй вход которого соединен с единичным выходом триггера, выход третьего элемента ИЛИ - с третьим , входом двенадцатого элемента И, причем счетный вход двоичного счетчйка тактов соединен с выходом генератора синхроимпульсов и управляющим входом четвертого регистра устройства, нуМ. вой вход триггера блока управления - с управляющими входами первого, второго и третьего регистров и установочным входом двоичного счетчика, второй выход девятого элемента И блока управления - с выходом старшего разряда второго регистра, инверсный вход восьмого элемента И блока управления - с выходом старшего.разряда третьего регистра, второй инверсный вход седьмого элемента И бло. ка управления - с выходом старшего разряда .четвертого регистра, инверсныи вход шестого элемента И блока управления - с выходом старшего разряда второго сумматора, второй вход дешифратора блока управления - спервым входом установки режима устройства, второй вход установки режима которого соединен с управляющимивходами первого и второго коммутаторов, управляюшим входом блока памяти 5констант и первым входом дешифратора блока управления, выход второго .элемента НЕ блока управления- с единичным входом триггера, выход первого элемента НЕ блока управления - 1 Ос управляющим входом второго регист-.ра, выход второго элемента И блокауправления - с управляющим входомчетвертого регистра, выход первогоэлемента ИЛИ блока управления - с 15вторым входом элемента И, выходдвенадцатого элемента И блока управления - с управляющими входамипервого, второго и третьего регистров,выход пятого элемента И блока управления - с единичным входом триггера,выход четвертого элемента ИЛИ блока управления - с управляющими входами первого и третьего сумматоров,выход пятого элемента ИЛИ блока управления - с управляющим входом второго сумматора,На фиг. 1 представлена структурная схема предлагаемого устройства,на Фиг. 2 - структурная схема блока ЗОуправления устройства.Устройство (фиг. 1) содержит спервого по четвертый регистры 1-4,первый, второй и третий сумматоры5-7, первый и второй сдвигатели 8 и9, блок 10 памяти констант, первыйи второй коммутаторы 11 и 12, триггер 13, элемент И 14, двоичный счет-чик 15,блок 16 управления, генератор 17 синхроимпульсов, первый, вто Орой и третий входы 18-20 данных устройства.Блок управления (Фиг2) содержиттриггер 21, двоичный счетчик 22 тактов, дешифратор 23, с первого по две 45надцатый элементы И 24-35, с первогопо пятый элементы ИЛИ 36-40, первыйи второй элементы НЕ 41 и 42, с первого по восьмой входы 43-50 блокауправления, с первого по восьмой вы. 50ходы 51-58 блока управления.Регистры 1-3 имеют два входа приема операндов, регистры 2 и 4 - выходс тремя стабильными состояниями.Сдвигатели 8 и 9 могут быть разрабо55таны известными методами на основеИС коммутаторов, например К 155 КП 1.Код на управляющих входах сдвигателей равен количеству разрядов, на которое производится сдвиг операндов в вправо (в сторону младших разрядов). Сумматоры 5-7 имеют вход управления знаком алгебраического сложения, при этом при поцаче на управляющий вход "ноля сумматоры производят сложение, в других случаях - вычитание. Блок 10 памяти констант может быть построен на основе ПЗУ, причем объем ПЗУ разбит на 2 части: первая содержит коэффициенты агс 8 2 ", вторая коэффициенты - 1 о 8,(1+2 ") по адресупри подаче на управляющий вход 11 111 ноля выдаются коэффициенты атсс 8 2, в других случаях коэффициенты -1 ор(1+2 1) .Рассмотрим работу устройства для вычисления элементарных функций в четырех режимах при количестве итераций в алгоритмах 2 " = 8, причем прием информации в регистры 1-4 и увеличение содержимого счетчиков происходит по заднему фронту управляющих сигналов,В первом режиме производится вычисление Функций зж ч и соз У, при этом на входах 50 и 49 устаноглен11 11код 00 , что ус тай авливае т триггер 1 3 в состояние " 1 " , По сигналу начальной установки на входе 4 4 счетчик 1 5 устанавливается в состояние Я =0 , счетчик 2 2 устанавливается в состояние Я =0 . В нулевом состоянии счетчи" ки 1 5 и 2 2 находятся до конца следующего такта, для чего сигнал начальной установки должен перекрывать син" хро импульс на входе 43 , по которому происходит прием исходных данных алгоритма : 1 /к - в регистр 1 , у - в регистр 2, В- в регистр 3 с входов 1 8-20 соответственно . В следующем пе рвом такте к из первого регистрао1 поступает. на первый вход первого сумматора 5 и через первый вход второго коммутатора 12 и сдвигатель 9 на второй вход второго сумматора 6,из второго регистра 2 поступает на первый вход сумматора 6 и через второй вход первого коммутатора 11 и сдвигатель 8 - на второй вход первогосумматора 5. При этом сдвигатели 8 и 9 пропускают операнды без сдвига, поскольку на них поступает управляющий код Я = 0 со счетчика 15. Из блока 10 памяти констант на первый вход третьего сумматора 7 поступает коэф- . йициент агсС 8 2, а на его второй1141399 и 2 оказываются результаты х =соз 9Ви УВ - з 1 п Ч,Во втором режиме вычисляютсяфункции атаке у/в и к укв т у. Этому5 режиму соответствует код "01" навходах 50 и 49 Аналогично, как ив предыдущем режиме, по сигналу навходе 44 триггер 13 устанавливается всостояние Я= 1, счетчик 1510в состояние Я с = 0 счетчик 22 - вЭ;состояние 8= О, триггер 21 - в состояние Ят= 1. При этом в моментприхода синхроимпульса на вход 43 происходит прием исходных данных. 9 =015 в регистр 7, уо = у - в регистр 2,х = х - в регистр 1 с входов 20,19 и 18 соответственно. Вычисленияпроизводятся по алгоритму Волдера О, = О -агсгд 2у= у+ о хо 2о(2) и результаты х,ив конце первоготакта по синхросигналу с выхода 55записываются в регистры 1-3 соответ 25ственно, Так как триггер 13 находится в состоянии= 1, то элемент И 14 разрешает прохождениесинхроимпульса с выхода 54 на счетный вход счетчика 15, состояниекоторого к концу первого такта увеличивается на единицу и становитсяравным 0 = 1,Состояние счетчика 22 тоже становится равным Ц = 1. В г+1-мтакте работы устройства счетчик 15 35находится в состоянии Яс = 1, счетчик 22 - в состоянии Я т = г, такимобразом, сдвигатели 8 и 9 пропускаютоперанды сдвинутыми наразрядоввправо (в сторону младших разрядов), 40а блок 10 памяти констант выдает поадресу х константу агсц 2 . Тогдана первые входы сумматоров 5-7. поступают операнды х у; и В; соответственно, а на вторые выходы -соответственно у 1 Г; х;2 ; агсгд 2 ,Сумматоры 5-7 производят действиясогласно алгоритму ( 1), результатыУ; 8; записываются в региН 1 фстры 1-3 соответственно. После этого по синхроимпульсу увеличиваетсясостояние счетчиков 15 и 22 и становится равным соответственно Яс =д+1и Я т = 1 + 1. При достижении счетчиком 22 состояния Я т = Ъ триггер 5521 устанавливается в нулевое состояние и запрещает дальнейшую работуустройства, При этом в регистрах 1 где 1+1 при у; ) 1;1 -1 при у 1,вход из третьего регистра 3 - началь. кое значение Вр = Ч,Старший (знаковый) разряд операнда Оо по входу 46 поступает в блок 16 управления, который вырабатывает знак алгебраического суммирования для сумматоров 5-7При нулевом состоянии выхода 57 сумматоры 5 и 7 производят сложение, а иначе - вычитание из операндов на первых входах этих сумматоров. Аналогично сумматор 6 управляется состоянием выхода 58. Таким образом, на сумматорах 7, 6 и 5 производятся действия согласно первой итерации алгоритма (1).: Результатами являются .6 = агсгд/у и к = кГку. В первом такте те из регистра 1 поступает на первый вход сумматора 5 через первый вход коммутатора 12 и сдвигатель 9 - на второй вход сумматора 6. у из регистра 2 поступает на первый вход сумматора 6 и через второй вход коммутатора 11 и сдвигатель 8 - на второй вход сумматора 5, На сдвигатели 8 и 9 поступает управляющий код Й= 0 со счетчика 15, и они пропускают операнды со сдвигом на ноль разрядов вправо. Из блока 10 памяти констант на первый вход сумматора 7 поступает коэффициент агсгя 2, а на его второй вход из регистра 3 - 8 Блок 16 управления анализирует знаковый разряд регистра , поступивший на его вход 45, и выдает сигналы управления знаком алгебраического сложения на выходы 57 и 58 сумматоров 5-7 согласно алгоритму (2) .Результаты суммирования: х,у Уу 0 соответственно записываются в регистры 1-3 по сигналу с выхода 55. Состояние счетчиков 15 и 22 увеличивается на единицу и становится равным 0 = 1 и Йт 1 соответственно. Аналогично в +1-м такте работы счет9 1141 чик 15 находится в состоянии= 1 счетчик 22 - в состоянии ( = 1. Таким образом, сдвигатели 8 и 9 пропускают операнды сдвинутыми на 1 разрядов вправо, а блок памяти констант 5 выдает константу агсйд 2. Тогда сумматоры 5-7 выполняют соответственно действия х; + ; 2у; - ; 2х0; + , агсгр 2 , и результаты х; у и Ю;+,записываются в регистры 1-3, 10 соответственно После этого по синхроимпульсу увеличивается состояние счетчиков 15 и 22 и становится равным Я = 1+1 и Я = д +1 соответственно. При достижении счетчиком 15 22 состояния Я = 8 триггер 21 устанавливается в состояние Й = 0 и затз. прещает дальнейшую работу устройства. При этом в регистрах 1 и 3 оказывают.- ся результаты х = ххззуз и р = Оааагсйд у/х соответственно.Вычисление функции 1 оях производится по несколько видоизмененному итеративному алгоритму. Исходные данные следующие: у = 0; х = х с 1; 25 ъ = О. На +1-м шаге производим вы- числения х + гх при г Ъ 1 м г; при й с 1 у. при г,.ъ,1; 1 у.-108(1+ 2 ) при й с30 35 причем после того, как первый раз йс. 3 1 принимает последовательно значения ш = 1, 2, 3,Вычисление функции производится при подаче на входы 50 и 49 кода 10. 1 О Сигналом на выходе 56 триггер 13 устанавливается в состояние Ят = О, счетчик 15 - в состояние Й = О, счетчик 22 - в состояние й = О. В нулевом такте по синхроимпульсу на 45 входе 43 по сигналу на выходе 55 .происходит прием исходных данных: хо = х - в регистр 2, уд = 0 - в регистр 3. В первом такте х из регистра 2 поступает на первый вход сум О матора 6 и через второй вход комму татора 12 и сдвигатель 9 - на второй вход сумматора 6. Из блока 10 памяти, констант на первый вход сумматора 7 поступает коэффициент 55 1 оя(1+2 ), где ш = Я = О, а на его второй вход из регистра 3 поступает начальное значение у. Сумматорпричем после первого раза, когдай 1 Ъ 1 или 1; Ъ 1, ш принимает последовательно значения е = 1,2,3 399 10о 6 производит действие г.о = х о + 2 хе, Если г, ъ 1(старший разряд Р 48 = 1)то триггер 13 устанавливается в состояние Й= 1, которое остается неизменным до конца выполнения алгорит" ма. По приходу синхроимпульса на вход43 по сигналу на выходе 55 в регистр2 записывается х = г.ор а в регистр.13 - у 1 = у - 1 щ г (1+2 ) в случае, если Р = О, иначе содерлпмоеэтих регистров остается неизменным,Состояние счетчика 22 становитсяравным йт = 1, Состояние триггера 13разрешает прохождение синхроимпульсов на счетный вход счетчика 15 через элемент И 14, и если Й = 1,то его состояние становится равным1, иначе остается неизменным.Аналогично в +1-м такте состояние счетчиказ 15 равно Я= шр сдвигатель 9 пропускает операнд х; наш разрядов сдвинутым вправо, а сумматор 6 производит действиех., + 2 х блок 10 памяти константвыдает константу 1 оя ( 1+2), исумматор 7 производит действие уев1 од(1+2.), Если старший разрядР не единица то по синхроимпульсуполученные значения х и у запи 1+1 +1сываются в регистры 2 и 3 соответственно. После этого при Й= 1 со-держимое счетчика 15 увеличиваетсяна единицу и становится равным Я =+1. а состояние счетчика 22 - От = +1. Если Й = 8, то алгоритм считается законченным, и триггер 21 устанавливается в й = О. При этом .в регистре 3 находится результат уе 1 др.Вычисление функции Гх производится по улучшенному итеративному алгоритму. Исходные данные: у= х, х,=на 1+1-м шаге производятся вычисле- ния11; 11413Вычисление функции производится приподаче на входы 50 и 49 кода "11".При подаче сигнала на вход 44 триггер 13 устанавливается в состояниеЙт= О, триггер 21 - в состояние Ят=Фсчетчик 15 - в состояние й= О,. счетчик 22 - в состояние 6= О. В нулевом такте по синхроимпульсу навходе 43 происходит прием исходныхданных: хр = х - в регистр 2,= 10х - в регистр 1. В первом тактеиз регистра 2 поступает на первыйвход сумматора 6 и через второй входкоммутатора 12 и сдвигатель 9 - навторой вход сумматора 6. При этом сум 15матор 6 производит действие е =х +0в2 х,. Если е 01, то триггер 13 устанавливается в состояние й= 1.По приходу синхроимпульса на вход43 в регистр 4 записывается С а 20содержимое счетчика 22 увеличиваетсяна единицу и становится равным йт=1.Во втором такте регистр 4 выдаетй которое поступает непосредственно через второй вход коммутатора 12 и 25сдвигатель 9 на первый и второй входы сумматора 6, который производитдействие 10 =+ 2. Если 10 3 1,то триггер 13 устанавливается в состояние й = 1, в котором остается 30до конца выполнения алгоритма. Одновременноиз регистра 1 поступаетна первый вход сумматора 5 и черезпервый вход коммутатора 11 и сдвигатель 8 - на второй вход сумматора 5,-окоторый производит действие у +Е у,.Если старший разряд Ррегистра 4 изнаковый разряд Р сумматора 6 равны нулю, т.е. е ( О и 1;, ( О,то посйгналу на шине 55 происходит прием 40операндов х = 10 и у = у +2 уос выходом сумматоров 6 и 5 в регистры2 и 1 соответственно, иначе содержимое этих регистров остается неизменным Одновременно с этим содержимое счетчика 22 увеличиваетсяи становится равным Я = 2 и, если Я= 1, то содержимое счетчика15 увеличивается и становится равным 0 =.1 = ш, Аналогично в 21+1-мтакте сумматор 4 производит действие С 1 = х,+Е х;, результат которого записывается в регистр 4,состояние счетчика 22 становитсяравным Йт= 21 +1, В 2+2-и тактесумматор 6 производит действие 81 =-В1+ 2- 11 у а сумматор 5 - у 1+ 2 у.Если 9;(1 и 1(1, т.е. Р 4 а= О и 99 12Р = О, то результаты х, = ; и у;,= у; + 2 у; записываются в регистры 2 и 1 соответственно, и содержимое счетчика 15 увеличивает - ся (=п + 1 при 6= 1), ПРИ достижении счетчиком 22 состояния 9 = 16 триггер 21 устанавливается в состояние Ит.= О; и работа устройства останавливается. При этом в регистре 1 оказывается результат3Блок управления работает следующим образом.При наличии сигнала начальной установки внулевом такте на входе 44 триггер 21 устанавливается в состояние 6= 1, а счетчик 22 - в состояние й= О, Счетчик 22 производит подсчет количества тактов, начиная с первого, элементы 26, 27 и 37 образуют коммутатор выбора момента окончания вычислений, и сигнал с его выхода. останавливает работу устройства установкой триггера 21 в состояние ц = О. При этом в первых трех режимах вычисления продолжаются 2" =8 тактов, и на вход триггера 21 подается через элементы 26 и 37 сигнал с выхода третьего разряда счетчика 22 а в четвертом режиме вычисления продолжаются 2 = 16 тактов, и сигнал на триггер 21 подается через элементы 27 и 37 с выхода четвертого разряда счетчика 22, С выхода коммутатора, образованного элементами 24, 25 и 36, подаются стробы увеличения содержимого счетчика 15 через элемент И 14. В четвертом режиме увеличение состояния счетчика 15 происходит в четные такты, и поэтому источником стробов является инверсный выход первого разряда счетчика 22 в отличие от остальных режимов, когда источником стробов является генератор 17 синхроимпульсов. Сигнал на выходе 53 появляется только в четвертом режиме в четные такты и разрешает выдачу содержимого регистра 4. Элемент НЕ 41 инвертирует состояние выхода 53 и выдает сигнал на выход 56, который является разрешением выдачи одержимого регистра 2. С выхода эле- мента И 35 подается сигнал на выход 55 приема кода в регистры 1-3, который сформирован конъюнкцией сигналов с выхода 54, состояния триггера 21 и состояния выхода коммутатора условия, образованного элементами 29,3013 1 и 38, который в первых двух режимах выдает единцу, в третьем режиме единицу, если старший разряд Р сумматоров - ноль, и в четвертом режиме выдает единицу, если и разряд Р 8 и старший разряд Р регистра 4 - нули. Коммутатор, образованный из элементов 31, 32 и 39, выдает управляющий сигнал через выход 57 на сумматоры 5 и 7, причем на его выходе единица, если старший разряд Ри, регистра 3 в первом режиме равен нулю или старший разряд Р регистра 2 во втором режиме равен единице. Коммутатор. образованный из элементов 33 34 и 40 и управляющий сумматором б, имеет на выходе 58 единицу в случае, если. 41399 14Р = 1 в первом режиме и если Р = Ово втором режиме. Дешифратор 23 производит дешифрацию кода режима, соответственно, на его к-м выходе присутствует единица в к-м режиме. Сигнал с выхода элемента И 28 втретьеми четвертом режимах устанавливаеттриггер 13 в состояние й = О, асигнал с выхода элемента НЕ 42 в пер.вом и втором режимах - в состояние1 т 1 1Эффективность изобретения заклю.чается в расширении функциональныхвозможностей устройства за счет дополнительного вычисления элементарныхфункций 1 о х, х, огсз у/х икх+у .