Устройство для вычисления модуля комплексного числа
Похожие патенты | МПК / Метки | Текст | Заявка | Код ссылки
Текст
СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИХРЕСДУБЛИН 19) (11 9366 6 Г 7/ Щг 1 ф;.4; 5" Ч ЕНИЯ АН СТВУ Л Полин колов льство СССР/552, 1982.тво СССР7/38, 1983. вляющии а ход второг с выходом омм тора соедине разряда перв формационные ковогоа ина, го ого с ммат ходы перво онтрольных ходам конт ор разрядо ольных егистро подключены о ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРНО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИИ ДВТСРСНОМУ Св(54)(57) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯМОДУЛЯ КОМПЛЕКСНОГО ЧИСЛА, содержащее два регистра аргументов, трисумматора, два регистра контрольныхразрядов, два коммутатора и блоксвертки по модулю три, причем информационные-входы первого и второго регистров аргументов подключены соответственно к входам действительной и мнимой части комплексного числа устройства, выход первого регистра аргумента соединенс входом первого операнда первогосумматора, вход второго операнда которого соединен с инверснымвыходом второго регистра аргумента, прямой выход которого соединенс входом первого операнда второгосумматора, выход которого соединенс первым информационным входомпервого коммутатора, управляющийвход которого соединен с выходомзнакового разряда первого сумматора, а второй информационный входпервого коммутатора соединен с выходом третьего сумматора, вход первого операнда которого соединен с выходом первого регистра аргумента, выход первого коммутатораявляется информационным выходомустройства, контрольным. выходомкоторого является выход блока свеки по модулю три, первый и второйвходы которого подключены к выходам первого и второго коммутаторо разрядов соответственно действи тельной и мнимой части комплекс ного числа устроиства, о т л и:ч а ю щ е е с я тем, что, с целью повышения точности вычисления, устройство дополнительно содержит сумматор по модулю три, два сумматора по модулю два, причем выходы первого и второго регистров аргументов соединены со сдвигом на один разряд в сторону младших разрядов соответственно с входами второго регистра аргумента второго и третьего сумматоров, выходы младших разрядов первого и второго регистров аргументов соединены соответственно с первым и вторым информационными входами второго коммутатора, управляющий вход которого соединен с первыми входами первого и второго сумматоров по модулю два, вторые входы которых соединены с выходом сумматора по модулю три, первый и второй входы которого соединены с выходами сответственно первого и второго ре гистров контрольных разрядов, выход второго сумматора по модулю двасоединен с третьим входом блока 1193662свертки по модулю три, четвертьп вход которого соединен с выходом первоо сумматора по модулю два,Изобретение относится к области вычислительной техники.Целью изобретения является повьшдение точддости вычислений модуля комплексного числа.Па чертеже показана структурная схема устройства.Устройство содержит первый регистр 1 аргументов, второй регистр 2 аргументов, первый регистр 3 контрольных разрядов, вто- рой регистр 4 контрольных разрядодз, первый сумматор 5, второй сумматор б, третий сумматор 7, первый коммутатор 8, второй коммутатор 9, суюатор 10 по модулю три, первыйд сумматор 11 по модулю два,второ сумматор 12 по модулю два, блок 13 свертки по модулю три.Устройство работает следующим образом.В начальный момент времени в регистры 1 и 2 и регистры,З и 4 контрольных разрядов заносятся соотв тственно н-разрядные мантиссы прямых кодов деиствительной а и мнимой "о составляющих комплексного числа и контрольные разряды по моду.дю три этих мантисс 1 са и 1 сЬ.На выходе сумматор 7 определяется результат М 1 сложения кода действительной составляющей со сдвинутым вправо на один разряд кодом мнимой составляющей, т.е.М 1 = о+ 1/2 Ь.Йладшй разряд Ь кода Ь, не участвующий в образовании числа М 1, подается на первый информационный вход второго коммутатора 9.На выходе третьего сумматора 7 определяется результат М 2 сложения кода мнимой составляющей со сдвинутым вправо на один разряд кодом действительной составляющей, т.е.М 2 = Ь+ 1/2 а.ОФ - О а 7 Ь2+ - с, сЕЬ.где а:1 с) Ь =сг 1З 0 Второй коммутатор 9 пропускаетна выход младший разряд Ь, еслиЗн = О, или младший разряд а,если Зн = 1, т.е. пропускает навыход младший разряд ш меньшего из 35 дсодод одд Ь .На первый и второй разряд первой группы входов сумматора 10 помодулю три поступают соответственнопервый и второй контрольные 40 разряды кода 1 с, а на первый ивторой разряд второй группы входовсумматора 10 по модулю три - соответственно второй и первый контрольные разряды кода 1 сЬ. При этом на 45 выходе сумматора 10 по модулю триобразуется код КМ 1 = Фс-сЬ )шос 13. 102025 Младший разряд а кода с, не участвующий в образовании числа М 2, подается на второй информационный входвторого коммутатора 9.При этом на выходе сумматора 5вычисляется разность кодов с и Ь,которая значением старшего разрядаЗн указывает на соотношение величин кодов а и Ь: для Зн = 0 Й 7 Ьддля Зн = 1 а 4 ЬНа первый и второй информационные входы первого коммутатора 8поступают соответственно результаты сложения М 1 и М 2, снимаемые свыходов сумматоров 6 и 7. Первыйкоммутатор 8 пропускает на выходрезультат сложения М 1, если Зн = О,т.е. о ) Ь, или результат сложенияМ 2, если Зн = 1 т.е. а с Ь,Такик образом, на выходе устройства, подключенном к выходу первого коммутатора 8, определяетсяприближенное значение М модулякомплексного числа А -- б +с поформуле1193662 НИИПИ Заказ 7315/51 Тираж 709 Подписноенлиал ППП "Патент", г.уж.-ород, ул.Проектная, 4 Разряды кода КМ 1 поступают на первые входы соответственна первого 11 и второго 12 сумматоров по модулю два, вторые входы которых управляются значением разряда Зн. При Зн = О выходы сумматоров 11 и 12 по модулю два принимают значения кода КМ 1, а при Зн = 1,Ян значение кода КМ, т.е. КМ = (-1) КМ,Полученный код, а также коды с выходов коммутаторов 8 и 9 поступают на входы блока 13 свертки по модулю три. Причем на нечетные входы блока 13,имеющие весовые Функции "1", поступают нечетные разряды выходного кода первого коммутатора 8, а также значения с выходов второго коммутатора 9 и второго сумматора 12 по модулю два. На четные входы блока 13 имеющие весовые функции "-1",поступают четные разряды выходного кода первого коммутатора 8 и значение с выхода первого сумматора 11 по модулю два. Таким образом, на выходе блока 13свертки по модулю три, являющегосяконтрольным выходом устройства,вычисляется число К:ьн5 К = (М+в-(-1) КМ)войЗ. Очевидно, что величина (М+в)шойЗесть вычет по модулю три числа М, вычисленного без отбрасывания млад щего разряда кода 4,Однако для вычисления без отбрасывания разрядов справедливо: М 1 вос 13 = (6+1./2 Ь)шойЗ щ (а-Ь)шойЗ 15= (14 НЬ)вопЗ = КМ = (-1)Эн КММ 2 войЗ = (Ь+1/2 Ь)шойЗ (Ь-ю)шойЗ=-(асЬ)войЗ = -КМ = (-1) КМ. Таким образом, результат К на выходе устройства при его правильной работе равен нулю. Значение результата К, отличное от нуля, указывает на неправильное функционирование устройства.
СмотретьЗаявка
3756907, 11.05.1984
СПЕЦИАЛЬНОЕ ПРОЕКТНО-КОНСТРУКТОРСКОЕ БЮРО "ДИСКРЕТ" ОДЕССКОГО ОРДЕНА ТРУДОВОГО КРАСНОГО ЗНАМЕНИ ПОЛИТЕХНИЧЕСКОГО ИНСТИТУТА
ДРОЗД АЛЕКСАНДР ВАЛЕНТИНОВИЧ, ПОЛИН ЕВГЕНИЙ ЛЕОНИДОВИЧ, ПАНЧЕНКО ВИКТОР ЛЕОНТЬЕВИЧ, СОКОЛОВ ВАЛЕРИЙ АЛЕКСАНДРОВИЧ, СТРУЧЕВ ВИКТОР ФЕДОРОВИЧ
МПК / Метки
МПК: G06F 7/38
Метки: вычисления, комплексного, модуля, числа
Опубликовано: 23.11.1985
Код ссылки
<a href="https://patents.su/3-1193662-ustrojjstvo-dlya-vychisleniya-modulya-kompleksnogo-chisla.html" target="_blank" rel="follow" title="База патентов СССР">Устройство для вычисления модуля комплексного числа</a>
Предыдущий патент: Арифметическое устройство
Следующий патент: Сумматор уплотненных кодов
Случайный патент: Безредукторный ветроагрегат