Устройство для приближенного вычисления обратной величины нормализованной двоичной дроби

СОЮЗ СОВЕТСКИХсо,и лаюеснипРЕСПУБЛИК 3(590 06 Р 7 3 ОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ Е ИЗОБРЕ СВИДЕТЕЛЬСТВУ ОПИСАН НИ ВТОРСКОМ тва, выры аргуо с ми второйвыходыоответуппы лока(21) 3570781/24-24 ной логического нуля устройства, (22) 01.04.83 причем первые входы элементов ИСКЛЮ- (46) 23.11.84, Бюп.43 . ЧАЮЩЕЕ ИЛИ группы. объединены и соеди- (72) И.Ф.Иуравинец, Е.Л.Николаева, пены с выходом второго разряда регист А.Н.Романов и А.В.Дрозд ра аргумента, вйходы с третьего по (53) 681.325(088.8) . И-й разрядов которого соединены соот- (56) 1,. Авторское свидетельство СССР ветственно с вторыми входами элемен 732861, кл. Я 06 Р 7/38, 1976, , товИСКЛЮЧАКЗЦЕЕ ИЛИ группы, узел вы 2, Авторское свидетельство СССР.читания устройства выполнен в виде3 18940, кл. С 06 Р ,7/38, 1965 сумматора-вычитателя, первый, второй (прототип). :: - ,и седьмой разряды первой группы вхо- (54)(57) УСТРОЙСТВО ДЛЯ ПРИБЛИЖЕННО- дов и второй разряд второй группы ГО ВЫЧИСЛЕНИЯ ОБРАТНОЙ ВЕЛИЧИНЫ НОР- входов котоРого соединены с шиной . ИАЛИЗОВАННОЙ ДВОИЧНОЙ ДРОБИ, содержа- логической единицы устройства, а осщее регистр аргумента и узел вычита- тальные разряды первой группы вхония, о т л и ч .а ю щ е е с я тем, дов и первый разряд второй группы что, с целью повышения быстродейст- входов узла вычитания соединены с шивия устройства, в него введен блок ной логического нуля устройскоррекции, содержащий сумматор-вычи- . ходы с второго по П -й регисттатель и:группу из (и) элементов мента соединены соответственнИСКЛЮЧАКЩЕЕ ИЛИ (где и - разрядность третьего по (й+2)-й разрядааргумента), выходы которых соединены группы входов узла вычитания,соответственно с пятого по (н+2)-й разрядов которого соединены сразрядами первой группы входов сум- ственно с разрядами второй грматора-вычитателя, разряды с первого ., входов сумматора-вычитателя б по четвертый которой соединены с ши- . коррекции устройства.Изобретение относится к вычислительной технике и может быть использовано при создании арифметических устройств вычислительных комплексов.5Известно устройство для вычисления обратной величины, содержащее регистр аргумента, сумматоры, элементы ИЛИ и блок анализЫ разрядов 1 .Недостатком устройства является его низкое быстродействие.Наиболее близким по технической сущности к изобретению является цифровое устройство для. получения начального приближения к обратной вели чине, содержащее регистр аргумента, выходы которого соединены с входами узла постоянной памяти для хранения .опорных значений обратной величины аргумента и входом узла умножения, узел вычитания, один вход которого соединен с выходом узла постоянной памяти для хранения опорных значе,ний обратной величины аргумента, а другой с выходом узла умножения и узел постоянной памяти для хранения значений разрядов приближенных разностей соседних опорных значений обратной величины, входы которого соединены с выходами старших разря 30 дов регистра аргумента, а выходы - с входами узла умножения 2 .Однако известное устройство обладает недостаточным быстродействием.Целью изобретения является повы.шение быстродействия устройства.Цель достигается.тем, что в устройство для приближенного вычисления обратной величины нормализованной двоичной дроби, содержащее регистр аргумента и узел вычитания, введен блок коррекции, содержащий сумматорвычитатель и группу из (и) элементов ИСКЛЮЧАКЩЕЕ ИЛИ (где и - разрядность аргумента), выходы которых соединены соответственно с пятого по (и+2)-й разрядами первой группы входов сумматора-вычитателя, разряды с первого по четвертый которой соединены с шиной логического нуля устройства, причем первые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы объединены и соединены с выходом второго разряда регистра аргумента, выходы с третьего по 11 -й разрядов Которого соединены соответственно с вторыми входами 55 элементов ИСКЛЮЧАЮЩЕЕ ИЛИ группы, узел вычитания устройства выполнен в виде сумматора-.вычитателя, первый,второй и седьмой разряды первой группы входов и второй разряд второй группы входов которого соединены с шиной логической единицы устройства, а остальные разряды первой группы входов и первый разряд второй группы входов узла вычитания соединены с шиной логического нуля устройства, выходы с второго по О - й регистра аргумента соединены соответственно с третьего по (ц +2)-й разрядами второй группы входов узла вычитания, выходы разрядов которого соединены соответственно с разрядами второй группы входов сумматора-вычитателя блока коррекции устройства.На чертеже представлена функциональная схема устройства для приближенного вычисления обратной величины нормализованной двоичной дроби.Устройство содержит регистр 1 аргумента, узел 2 вычитания и блок 3 коррекции, причем выход второго разряда регистра 1 аргумента соединен с первыми входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ блока 3 коррекции, вторые входы которых соединены соответственно с выходами.с третьего по 11 -й разрядов регистра 1 аргумента, а выходы элементов ИСКЛЮЧАЮЩЕЕИЛИ соединены соответственно с пятого по 0+2)-й разрядами первой группы входов сумматора-вычитателя блока 3 коррекции, разряды с первого по четвертый которой соединены с шиной логического нуля устройства, первый, второй и седьмой разряды первой группы входов и второй разряд второй группы входов узла 2 вычитания соединены с шиной логической единицы устройства, а остальные разряды первой группывходов и первый разряд второй группы входов узла 2 вычитания соединены с шиной логического нуля устройства, выходы с второго по и-й регистра 1 аргумента соединены соответственно с третьего по (и+2)-й разрядами второй группы входов узла 2 вычитания, выходы разрядов которого соединены соответственно с разрядами второй группы входов сумматора-вычитателя блока 3 коррекции устройства. Устройство работает следующим образом.В начальный момент в регистр 1 аргумента заносится прямой ход нормализованной двоичной дроби, С выхода регистра 1 аргумента прямой код норма(3+2; -2 х) -,хф, если 0,54 х 40,75 где 8 =1-(х+2 ), если 0,75 х 1. Величинаравна числу в (и) младших разрядах прямого кода норма, лизованной двоичной дроби, сдвинутый на один разряд в сторону старших разрядов, поступает на узел 2 вычитания,где вычитается из постоянной величи ны 3+ , а разряды с третьего по и-й этого, кода поступают на вторые входы элементов ИСКЛЮЧАЮЩЕЕ ИЛИ блока 3 коррекции, на первые входы которых поступает разряд кода с весом 2 2. С выходов элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 1 О код коррекции поступает на вторую группу входов сумматора-вычитателя блока 3 коррекции, на первую группу входов которого поступает код разности с выходов узла 2 вычитания. На 1 выходе блока 3 коррекции формируется прямой код приближенного значения обратной величины нормализованной двоичной дроби.Узел 2 вычитания осуществляет линейную аппроксимацию функции у=1/х функцией у=3+2-2 х в интервале 0,56 хС 1.Блок 3 коррекции производит опера.ю 5 23 4лиэованной двоичной дроби, если разряд кода с весом 2равен нулю, и инверсии этого числа, если разряд,с весом 2равен единице.Время, необходимое для вычисления обратной величины нормализованной двоичной дроби в известном устройстве, составляетощ Р "Оъ +"цмто+"Вмч в где- время задержки. переключения регистра аргумента;лиз - время, необходимое длясчитывания информацииизПЗУ;л"мн время, необходимое для вычисления произведения двухчисел;Л"аьш время, необходимое длявычисления разности двухчисел.,Время, необходимое для вычисления обратной величины нормализованной двоичной дроби в предлагаемом устройстве, составляет,Поскольку ьзаведомо больше с быстродействие предлагаемого устройства выше быстродействия известного.