Управляемый логический модуль

СООЭ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИ КРЕСПУБЛИК 801196 7/(5 Р 4 ПИСАНИЕ ИЗОБРЕТЕНИЯ СВИДЕТЕЛЬСТВ Н АВТОРСН и ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(7 1) Груэинский ордена Ленина и ордена Трудового Красного Знамени политехнический институт(56) Авторское свидетельство СССР 1 Ф 1062688, кл. С 06. Р 7/38, 1982.Авторское свидетельство СССР У 962923, кл. С 06 Р 7/38, 1980. (54)(57) УПРАВЛЯЕМЫЙ ЛОГИЧЕСКИЙ МОДУЛЬ, содержащий первый и второй триггеры, пять элементов И, три эле" мента ИЛИ, причем выход первого элемента И соединен с первым входом первого элемента ИЛИ, выход которого подключен к нулевому входу первого триггера, единичный выход которого соединен с.первым входом второго элемента И, выход которого соединен с первым входом второго элемента ИЛИ, второй вход которого подключен к выходу третьего элемента И, второй вход второго элемента И соединен с первым управляющим входом модуля, второй управляющий вход которого соединен с первыми входами первого и четвертого элементов И, вторыевходы которых соединены соответственно с первым и вторым информационными входами модуля, второй входпервого элемента ИЛИ соединен с третьим управляющим входом модуля, первый и второй выходы которого подклю-.чены соответственно к единичному инулевому выходам второго триггера,единичный вход которого соединен свыходом второго элемента ИЛИ, а нулевой вход второго триггера соединенс выходом третьего элемента ИЛИ,первый вход которого соединен с выходом пятого элемента И, первыйвход которого соединен с нулевымвыходом первого триггера, первыйвход третьего элемента И соединенс четвертым управляющим входом модуля, пятый управляющий вход которого соединен с вторым входом пятогоэлемента И, шестой управляющий входмодуля соединен с вторым входомтретьего элемента ИЛИ, о т л и ч а ющ и й с я тем, что, с целью упрощения, выход четвертого элемента Исоединен с единичным входом первоготриггера, нулевой выход которогосоединен с вторым входом третьегоэлемента И.15 119Изобретение относится к вычислительной технике и предназначено для реализации узлов и устройств цифровых вычислительных машин методами интегральной технологии со средним и большим уровнем интеграции.Целью изобретения является сокращение Количества оборудования.Па фиг. 1 представлена схема управляемого логического модуля; нафиг. 2 - схема управляемого логического регистра, состоящего из предложенных модулей.Управляемый логический модуль(фиг. 1) содержит триггеры 1 и 2, элементы И 3-7, элементы ИЛИ 8-10, управляющие входы 11-16, информационные входы 17 и 18, выходы 19 и 20,метических и специальных вычислительных функций.В качестве примера рассмотрим выполнение функций поразрядной конъюнкции, сложения по модулю два и двоичного суммирующего счетчика. Функция поразрядной коньюнкции двух двоичных чисел выполняется следующим образом, Произведем коммутацию первого, второго и пятого управляющих входов в следующем порядке 4-10-16-22, 1-7-13-19 и 6-12-18-24, которые образуют соответственно управляющие входы УВх 1, УВх 2 и УВхЗ.Операнд Х=ХзХХ Х поразрядно подается на группу вторых информационных входов 3,9,15 и 2 1 всех разрядов управляемого логического регистра, иУправляемый логический регистр (фиг. 2) содержит входы 1-24 выходы 25-32, входы 33-34, триггеры 35 первой группы, триггеры 36 второй группы, элементы И 37 первой группы, элементы И 38 второй группы, элементы/ И 39 третьей группы, элементы И ч 0 четвертой группы, элементы И 41 пятой группы, элементы ИЛИ 42 первой группы, элементы ИЛИ 43 второй группы, элементы ИЛИ 44 третьей группы, Х Х (входы 17, 18) - разряды операндов 1 У 1 (входы 11) - дизъюнкция со держимого триггеров 1 и 2; У, (вход 12) - прием информации в первый триггер 1; Уз (вход 13) - установка.первого триггера 1 в ноль; У (вход 14) - .дизъюнкция инверсного значения содержимого триггера 1 и содержимого триггера 2; У (вход 15) - конъюнкция содержимого первого и второго триггеров; У (вход 16) - установка второго триггера 2 в ноль. Функционирование управляемого логического модуля проиллюстрируем на примере четырехразрядного управляемого логического регистра, функциональная схема которого представлена на фиг. 2. Каждый разряд управляемого логического регистра представляет собой предлагаемый логический модуль, совокупность которых образует в управляемом логическом регистре основной и дополнительныи регистры.С помощью одного управляемого логического регистра на основе управляемого логического модуля, в зависимости от коммутации, можно реализовать 38 различных логических, арифсигналом на управляющий вход УВх 1 через четвертую группу элементов И 40 заносится в триггеры 35 группы. После этого управляющий сигнал подается одновременно на управляющие входы УВх 2, УВхЗ, открываются группыэлементов И 38 и 41 и операнд переписывается в триггеры 36 группы. Операнд У=Уз У У У, подается также нагруппу вторых информационных входов3,9,15 и 21 и сигналом на входе УВх 1заносится в триггеры 35 группы. Дляосуществления операции конъюнкцииподается сигнал УВхЗ и содержимоепервых. триггеров 35 с инверсныхвыходов через пятую группу элемен тов И 41 и третью группу элементовИЛИ 44 переписывается во вторые триггеры 36. Результаты конъюнкции двухоперандов получаем с прямых выходов,вторых триггеров 36,Функция "Сложения по мой 2" двухдвоичных операндов Х и У выполняется следующим образом; производится коммутация первых и вторых информа- "5 ционных, первых и пятых управляющих и первых и вторых выходов управляемого логического модуля в следующем порядке; 1-6-7-12-13-18-19-24, 3-26,9-28,.11-2715-30,17-29,21-32,50 23-31,5-25. Сигналами по входам 33и 34 триггеры 35 первой и 36 второй . групп устанавливаются в нуль. Операнд Х подается поразрядно на входы 4,10,16,22 (12) управляемого логи 55 ческого регистра и через четвертуюгруппу элементов И 40 подается на прямые входы первых триггеров 35.В результате чего в первых триггерахустанавливается сумма Х 9 О . Сигналом УВх 2УВхЗ содержимое первыхтриггеров 35 через вторую 38 и пятую 41 группы элементов И и вторую43 и третью 44 группы элементов ИЛИпереписывается во вторые триггеры 36,После этого на входы 4,10,16,22 управляемого логического регистра подается операнд У и через первыеэлементы 37 и первые элементы ИЛИ 1 О42 или через четвертые элементы И40 подается на инверсные или прямые(в зависимости от значения операндаХ) входы первых триггеров 35, в результате чего в них устанавливается 5сумма ХЮУ, Сигналом УВх 2 Ь УВхЗ содержимое первых триггеров 35 переписывается во вторые триггеры 36.На первых выходах 25-31 управляемогологического регистра устанавливается сумма. для реализации функции двоичного суммирующего счетчика производится коммутация управляющих информацион- д ных входов и выходов управляемого логического регистра в следующем порядке; 5-25-10,3-26-7-12 11-27-16;9-28-13-18;17-29 22 ь 15 30 " 9 2421-32,23-31. Счетчик работает как Эо обычный двухтактный суммирующийсчетчик с последовательным переносом. Двоичный счет осуществляется после установки в ноль первых 35 и вторых 36 триггеров сигналами по входам 33 и 34. До начала счета на вход 4 пер" вого разряда подается низкий уровень парафазного импульса счета, а высокий уровень импульса счета подается на входы первого разряда 1. В первом щ полупериоде импульс счета (высокий уровень импульса) через элемент И 40 первого разряда управляемого логического регистра подается на единичный вход триггера первого разряда 35 и переводит в единичное состояние, В это время второй триггер 36 первого разряда управляемого логического регистра не изменяет свое состояние.Во втором полупериоде низкий уровень парафазного импульса счета подается на второй управляющий вход 4, и первый триггер 35 первого разряда остается в единичном состоянии, а высокий уровень парафазного импульса счета подается на входы 1 и 6 и через второй элемент И 38 и второй элемент ИЛИ 43 первого разряда подается на прямой вход второго триггера 36 данного разряда, который устанавливается в единичное состояние. Высокий уровень потенциала с первого выхода первого разряда управляемого логического регистра 25 поступает на вход второго разряда управляемого логического регистра 10.и через элемент И 40 данного разряда подается на единичный вход первого триггера 35 второго разряда управляемого логического регистра и переводит его в единичное состояние. После подачи первого полупериода второго парафазного импульса счета первый триггер первого разряда 35 переходит в нулевое состояние, а во втором полупериоде высокий уровень импульса счета через пятый элемент И 41 и элемент ИЛИ 44 данного разряда подается на нулевой вход второго триггера 36 и переводит его в нулевое состояние. Высокий уровень потенциала с второго выхода первого разряда управляемого логического регистра 26 подается на входы 7 и 12 второго разряда управляемого логического регистра и через элементы И 38 и ИЛИ 43 подается на единичный вход второго триггера 36 второго разряда управляемого логического регистра. Триггер 36 переходит в единичное состояние, которое в свою очередь переводит первый триггер 35 третьего разряда управляемого логи- ческого регистра в единичное состояние и т.д.196851 гг Составитель А, Кледактор С. Патрушева Техред М.Надь ектор Е. Сирохман Подпис ППП "Пате г. Ужгор ул, Проектная,б 6 17 78 Ю Г гг Д аказ 7564/47 ВНИИПИ Госуд по делам 113035, МоскваТираж 709 рственног зобретени Ж, Ра комитета СССРи открытийская наб д, 4/5