Накапливающий сумматор

(И) ( 1 5 С 06 Р 7 ОПИСАНИЕ ИЗОБРЕТЕИ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ Ито де ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(56) 1. Авторское свидетельство СССРУ 571809, кл. С 06 Р 7/385, 1975.2 . Авторское свидетельство СССРВ 595729, кл. С 06 Р 7/385, 1975,3, Авторское свидетельство СССРУ 920708, кл. 6 06 Р 7/50, 1979(54)(57) НАКАПЛИВАЮЩИЙ СУМИАТОР,каждый разряд которого содержит двамультиплексора, два элемента ИЛИ,элемент И и Т-триггер, выход которого является выходом разряда и подключен к первому входу элемента Ии к первым управляющим входам мультиплексоров, вторые управляющие вхо- .ды которых попарно объединены и подключены к информационным входам разряда, информационные входы мультиплексоров подключены к управляющимвходам сумматора, выход первого мультиплексора подключен к первому входупервого элемента ИЛИ; выход которогоподключен к счетному входу Т-триггера, вторые входы первого элементаИЛИ и элемента И объединены и подключены к входу переноса разряда,выход второго мультиплексора подключен к первому входу второго элемента ИЛИ, второй вход которого подключен к выходу элемента, И, о т л и -чающий с я тем, что, с цельюрасширения области применения суммара путем реализации в нем операцийсятичной арифметики, в каждый разряд сумматора введены второй и третий элементы И и элемент задержки, выход которого является выходом переноса разряда, а его вход подключен к выходу второго элемента ИЛИ, третий вход которого подключен к выходу второго элемента И, первый вход которого подключен к выходу Т-триггера, а второй вход второго элемента И подключен к третьему входу первого элемента ИЛИ и выходу третьего элемента И, первый вход которого является входом коррекции разряда, а второй вход подключен к входу разрешения коррекции устройства, кроме того, каждая тетрада сумматора выполнена с узлом коррекции, информационные входы которого подключены к выходам второго, третьего и четвертого разрядов тетрады, а выход узла коррекции подключен к входам коррекции второго, третьего и четвертого разрядов тетрады, причем узел коррекции содержит пять элементов И, три элемента ИЛИ и триггер, нулевой вход которого подключен к управляющему входу устройства, а единичный - к выходу переноса четвертого разряда тетрады, инверсный выход триггера подключен .1 к первому входу первого элемента И узла коррекции, второй вход которого подключен к первым входам первого элемента ИЛИ и второго элемента И и выходу второго элемента ИЛИ, входы которого подключены к выходам третьего и четвертого элементов И, первые входы которых объединены и подключе" ны к выходу четвертого разряда тетрады, второй вход третьего элемента И подключен к выходу второго разрядатетрзды, а второй вход четвертогоэлемента И - к выходу третьего раз ряда тетрады, выходы второго элементаИ и первого элемента ИЛИ подключенысоответственно к входам коррекциичетвертого и третьего разрядов тетрадЫ, а их входы подключены к прямомувыходу триггера и первому входу пятого элемента И, второй вход которого 1166096подключен к инверсному выходу Т-триггера четвертого разряда тетрады,выход пятого элемента И подключен кпервому входу третьего элемента ИЛИ,второй вход которого подключен к выходу первого элемента И, а еговыход подключен к входу коррекции второго разряда .тетрады устройства, Изобретение относится к вычислительной технике и предназначено для арифметической и логической обработ.ки двоичных и двоично-десятичных чисел.Известны устройства для сложения нескольких чисел, содержащее двухвходовые сумматоры, регистры и группы элементов И Я ,Однако эти устройства не реализуют операций над двоично-десятичными кодами.Известно также устройство для сложения двоично-десятичных кодов, содержащее тетради сумматора, цепи пе 15 реноса, регистр слагаемого, блок управления и блок коррекции 2 .Это устройство реализует, операцию сложения двух двоично-десятичных чисел и не позволяет складывать три20 двоично-десятичных кода.Наиболее близким по техническойсущности к изобретению является устройство, каждый разряд которого содержит два мультиплексора, два элемента25 ИПИ, элемент И и Т-триггер, выход которого является выходом разряда и подключен к первому входу элемента И и к первым управляющим входам мультиплексоров, вторые управляющие входыкоторых попарно объединены и подключены .к информационным входам разряда,информационные входы мультиплексоровподключены к управляющим входам сумматора, выход первого мультиплексораподключен к первому входу первого З 5элемента ИЛИ, выход которого подключен к счетному входу Т-триггера, вторые входы первого элемента ИЛИ иэлемента И объединены и подключенык входу переноса разряда, выход вто- ф рого мультиплексора подключен к перному входу второго элемента ИЛИ, второй вход которого подключен к выходу элемента И, а его выход является выходом переноса разрядаИзвестное устройство путем настройки реализует любые операции типа 1 (х, хп)+г(ххл+ произвольные логические функции аргументов х.х. устройство реализует указанные операции .только над двоичными числами и не реализует операций над двоично-десятичными числами, что ограничивает область его применения.Цель изобретения - расширение области применения накапливающего сумматора путем реализации в нем операций десятичной арифметики. Поставленная цель достигается тем, что в накапливающий сумматор, каждый разряд которого содержит два мультиплексора, два элемента ИЛИ, элемент И и Т-триггер, выход которого является выходом разряда и подключен к первому входу элемента И и к первым управляющим входам мультиплексоров, вторые управляющие входы которых попарно объединены и подключены к информационным входам разряда, информационные входы мультиплексоров подключены к управляющим входам сумматора, выход первого мультиплексора подключен к первому входу первого элемента ИЛИ, выход которого подключен к счетному входу Т-триггера, вторые входы первого элемента ИЛИ и элемента И объединены и подключены к входу переноса разря1166 да, выход второго мультиплексораподключен к первому входу второгоэлемента ИЛИ, второй вход которогоподключен к выходу элемента И, введены в каждый разряд сумматора второй и третий элементы И и элементзадержки, выход которого являетсявыходом переноса разряда, а его входподключен к выходу второго элементаИЛИ, третий вход которого подключен 10к выходу второго элемента И, первыйвход которого подключен к выходуТ-триггера, а второй вход второгоэлемента И подключен к третьему входу первого элемента ИЛИ и выходу третьего элемента И, первый вход которого является входом коррекции разряда,а второй вход подключен к входу разрешения коррекции устройства, крометого, каждая тетрада сумматора выполиена с узлом коррекции, информационные входы которого подключены к выходам второго, третьего и четвертогоразрядов тетрады, а выход узла коррекции подключен к входам коррекции 25второго, третьего.и четвертого разрядов тетрады, причем узел коррекциисодержит пять элементов И, три эле-мента ИЛИ и триггер, нулевой входкоторого подключен к управляющему 30входу устройства, а единичный - квыходу переноса четвертого разрядатетрады, инверсный выход триггераподключен к первому входу .первогоэлемента И узла коррекции, второй З 5вход которого подключен к первым входам первого элемента ИЛИ и второгоэлемента И и выходу второго элементаИЛИ, входы которого подключены к выходам третьего и четвертого элементов 40И, первые входы которых объединеныи подключены к выходу четвертого разряда тетрады, второй вход третьегоэлемента И подключен к выходу второго разряда тетрады, а второй вход 45четвертого элемента И - к выходутретьего разряда тетрады, выходы второго элемента И и первого элементаИЛИ подключены соответственно.к входам коррекции четвертого и третьего 0разрядов тетрады, а их входы подключены к прямому выходу триггера и пер-вому входу пятого элемента И, второйвход которого подключен к инверсномувыходу Т-триггера четвертого разряда 55тетрады, выход пятого элемента И под-ключен к первому входу третьего элемента ИЛИ, второй вход которого под 096 4ключен к выходу первого . цемента И,а его выход подключен к входу коррекции второго разряда тетрады устройства.На чертеже дана схема тетрады разрядов накапливающего сумматора дляп=3.Устройство содержит разряды 1 - 4,узел 5 коррекции, информационные входы 6 - 13, вход 14 переноса, выход15 переноса, группу настроечных входов 16, вход 17 разрешения коррекции,вход 18 установки узла 5 коррекциив исходное состояние, входы 19 - 22сигналов коррекции, выходы 23 - 26тетрады, выходы 27 - 29 узла 5 коррекции, вход 30 разрешения выполненияоперации. Схема разряда 1 содержитмульТиплексоры 3 1 и 32, элементыИЛИ 33 и 34, элементы И 35 - 37, элемент 38 задерюси и Т-триггер 39.Схема узла 5 коррекции содержит элементы И 40 - 44, элементы ИЛИ 45 -47 и триггер 48.Устройство работает следующим образом,Накапливающий сумматор реализуетпутем настройки любые операции типаР(А Вф С)+Ря(А В С)+Рз(Аф Вф С)фгде А, В - входные двоичные или двоично-десятичные числа; С - двоичноечисло, определяемое состоянием триггеров устройства; Р(А, В, С) - произвольная логическая функция трехпеременных над числами А, В и С.Операция арифметического сложениярезультатов трех логических операций Р, Р и Р выполняется в устройстве как по правилам двоичной,.так и по правилам десятичной арифметики,При обработке двоичных чисел сигнал разрешениякоррекции Б=О. Для настройки устройства на выполнение. требуемой операции Я=Р+Р Р мультиплексор 31 настраивается на реализацию логической функции возбуждения триггера(=Р,01 Г ОГРЭС, мультиплексор 32 - на реализацию логической функции переноса 3 =Р 1 Р,Ч Г, Р У МР Р. Например, для настройки устройства на выполнение операцииБ=Р 1+Р 2+Р 3=А+(А В)+В( ф необходимо настроить мультиплексор 31 на реализацию логической яункции( =Р Оф Г ИГ ЖС=АО(АчВ)ЯВСЮС=-АВВС а мультиплексор 32 - на реалп сацню логической функции/3=А(МВ) мАВСч(АчВ)ВС=-АВС.Настройка мультиппексоров 31 и 32 осуществляется подачей на группу управляющих входов 16 устройства сигналов настройки У, которые равны для каждого из мультиплексоров значению реализуемой им логической функции на 1-м наборе переменных А, В и С, После настройки устройства для выполнения операции подается сигнал раз решения выполнения операции Т, и в результате на выходе мультиплексоров.31 и 32 формируются сигналь 1, значение которых определяется реализуемой логической функцией: с - для мульти плексора 31 и / - для мультиплексора 32. Сигнал с через элемент ИЛИ 33 поступает на счетный вход Т-триггера 39 и, если(=1, переводит его в новое состояние. Сигнал 5 через эле мент ИЛИ 34 и элемент 38 задержки поступает на выход переноса разряда, соединенного с входом переноса следующего разряда. Входной сигнал пе - реноса разряда через элемент ИЛИ 33 25 поступает на счетный вход Т-триггера 39 и на вход элемента И 35, на выходе которого вырабатывается сигнал переноса при условии, что состояние Т-триггера 39 единичное. Для исключе-ЗО ния эффекта гонок, возникающего в схеме разряда вследствие цепи обратной связи, образованной подключением выхода триггера к входу мультиплексора и входу элемента И 35, длительность сигнала разрешения выполнения операции и входного сигнала переноса должна быть не более величиныс з +зз,л л"з 1 где ь и зз - время переключения элемента ИЛИ 39 и Т-триггера 39. Для 40 исключения эффекта гонок возможно также использование Т-триггера с двухступенчатой структурой, Элемент 38 задержки обеспечивает задержку выход.ного .сигнала переноса по отношению к сигналу Ч для обеспечения раздельного во времени воздействия этих сигналов на счетный вход триггера. Результат операции в виде двоичных сигналов С -С 4. снимается с выходов 23 - 50 2 Ь устройства.При обработке двоично-десятичных чисел после окончания распространения сигналов переноса в устройстве 96 6на его управляющий вход 17 подаетсяимпульсный сигнал коррекции =1,Этот сигнал открывает элементы И 37разрядов и разрешает прохождение сигналов коррекции К,-К, на входы элементов ИЛИ 33 и И 36 каждого разряда. В результате код коррекции арифметически суммируется с ранее полученным результатом, хранимым .в Т-триггерах 39 разрядов устройства. Форми -рование сигналов коррекции К - К про 7 4исходит в узле 5 коррекции. Как следует из схемы узла 5 коррекции, сигналы коррекции формируются в соответствии с логическими выражениямиК - (СС,ч С 4 С )Р 4 ч Р С 4,К - С 4 С С С чРК=О;где С, С, С - сигнал на прямом выходе Т-триггера 39 соответственно вто.рого, третьего и четвертого разрядовтетрады, а Р 4 - сигнал на выходе переноса четвертого разряда тетрады.Эти сигналы образуют двоичный кодкоррекции К=К 4, К, К К 1. Если присложении трех двоично-десятичных чисел оказывается, что результат С ==С 4 ССС,больше 9 (т.е. больше кодаС= 1001) и Р 4 =О, то вырабатывается .код коррекции К=0110. Если СО 001и Р=1, то К=0110. Рсли С 1001 иР= 1, то код коррекции К= 1100. При,выполнении операций над двоично-десятичными числами перед выполнениемоперации триггер 48 узла 5 коррекциидожкен устанавливаться .в нулевоесостояние сигналом П , подаваемымойна вход 18 устройства.Таким образом, накапливающий .сумматор реализует любые операцииР(А, В, С)+Р (А, В, С)+Р(А, В, С)как над двоичньпи, так и двоично-десятичными кодами, что значительнорасширяет область применения устройства,Технико-экономический эффект изобретения по сравнению с известным устройством заключается в расширении области его применения эа счет возможности реализации операций не только над двоичными, но и над двоичнодесятичными кодами.1166096 Составитель Е .Целовальникоедактор Г.Волкова Техред А,Бабинец Корре ирохм акаэ 43 писно ИИП илиал ППП Патент", г.ужгород, ул. Проектна Тираж 71 Государствен елач иэобрете Москва, Ж-,3ого комитета СССРий и открытийРаущская наб.,