Арифметическо-логическое устройство

Союз Советскик Социалистических РеспубликОПИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ и 1822180 Ф(61) Дополнительное к авт, саид-ву(51)М. Кл,з 6 06 Г 7/38 с присоединением заявки М Государственный комитет СССР во делам изобретений и открытий(54) АРИФМЕТИЧЕСКО-ЛОГИЧЕСКОЕ УСТРОЙСТВО Изобретение относится к автоматике и вычислительной технике ипредназначено для реализации логичес-,ких и арифметических операций,5Известно устройство, содержащееблок логического умножения, первыйи второй полусумматоры, триггеррезультата, блок контроля на "нуль",блок разделения и триггер переноса 1.11.Недостатком данного устройстваявляется невысокое. быстродействие,обусловленное тем, что операции выполняются над операндом в последовательном коде.15Наиболее близким по техническойсущности к предлагаемому являетсяарифметическо-логическое устройствопараллельного действия, содержащеенакапливающий регистр, регистр слагаемого, цепи передачи кода из регистра слагаемого в накапливающийрегистр, блок формирования переносови цепи выдачи кода, выполненные натриггерах с управляемым счетнымвходом и логических элементах И иИЛИ 2) .Недостатком этого устройства является малое быстродействие, обусловленное необходимостью выполнения каждой операции дважды (один раздля выдачи результата, второй - длявосстановления содержимого накапли-вающего регистра). Кроме этого, ограничены возможности устройства: нетопераций счета (+1 к одному из операндов), нет операций сдвига и необеспечивается параллельная обработка адресов и данных.Цель изобретения - повышение быстродействия и расширение функциональных возможностей устройства засчет увеличения числа выполняемыхопераций (операциисдвига над значениями адресов),Эта цель достигается тем, чтоустройство содержит комбинационныйсумматор, второй, третий и четвертыйкоммутаторы, две группы элементовИ, причем управляющий вход устройстваподключен к управляющему входу первого коммутатора, выход которогоявляется информационным выходбм арифметическо-логического устройства,прямые выходы первого и второго регистров операндов подключены к первымвходам соответственно второго итретьего коммутаторов, к первым управляющим входам которых подключены соответственно второй и третий, а ковторым - соответственно четвертый и пятый управляющие входы арифметическологического устройства, инверсные выходы первого и второго регистров операндов подключены ко вторым входам соответственно второго и третьегокоммутаторов, выходы которых подключены соответственно к первому и второму информационным входам комбинационного сумматора, вход переноса которого соединен с входом переноса арифметическологического устройства, выход переноса комбинационного сумматора подключен к выходу переноса арифметическо-логического устройства информационный выход которого соединен с прямым выходом комбинационного сум матора и с первым информационным входом четвертого коммутатора, ко второму и третьему информационным входам которого подключены инверсный выход и выход суммы по модулю два 20 комбинационного сумматора, а к четвертому информационному входу подключен информационный вход арифметическо-логического устройства, к трем управляющим входам четвертого коммутатора подключены соответственно шестой, седьмой и восьмой управляющие входы арифметическо-логического устройства., прямой выход четвертого коммутатора подключен по входам первого и второго регистров операндов, а также к первым входам элементов И первой группы, вторые входы которых соединены с девятым управляющим входом арифметическологического устройства, десятый и одиннадцатый управляющие входы которого подключены к управляющим входам соответственно первого и второго регистров операнда, инверсный выход четвертого коммутатора соеди нен с первыми входами элементов И второй группы, вторые входы которых соединены с двенадцатым управляющим входом арифметическо-логического устройства, выходы элементов И пер вой и второй групп подключены соответственно к прямому и инверсному установочным входам второго регистра операнда.На.чертеже представлена схема50 устройства.Устройство содержит коммутаторы 1-4, регистры 5 и б операндов, элементы И 7 и 8, комбинационный сумматор 9, входную шину 10,.выходные шины 11 и 12, управляющие входы55 13-24, вход 25 переноса, выход 2 б , переноса.Коммутатор 1 коммутирует на выходную шину 12 содержимое одного изрегистров 5 и б операндов. Коммутаторы 2 и 3 служат для выдачи операндов в прямом и обратном кодах на сумматор 9Коммутатор 4 служит дляподключения требуемой шины ко входамрегистров 5 и б операндов. Регистры 5Выполнение операций в устройстве представляем в виде совокупности микроопераций логическими выражениями (1), (2) и (3), в которых прописными буквами обозначены операнды, строчными - микрооперации.операнд шины 10;содержимое регистра 5 операндов;содержимое регистра б операндов;микрооперации передачиоперандов на вход сумматора, в том числепередача на вход сумматорапрямого кода операнда,передача на вход сумматораобратного кода операнда;запрет передачи на сумматор:микрооперации сумматора, втом числеарифметическое сложение;увеличение содержимого сумматора на единицу;сумма по модулю два;микрооперации коммутацииоперанда со входов коммутатора 4 на его вход, в томчислепередача операнда с шины 10;передача суммы по модулюдва;передача арифметическойсуммы;передача обратного кодаарифметической суммы;передача арифметическойсуммы со сдвигом влево;передача арифметической суммы со сдвигом вправо;запрет передачи;микрооперации ввода информации с выхода коммутатора 4 в регистры 5,и б операндов, в том числеввод в регистр 5 операндовсо стиранием предыдущегозначения; Р6 а 2 а3Ь ЬЬ2 с сс2 ссч6 В61 5 и б операндов предназначены для хранения операндов во время операций и хранения результата после операции (между операциями). Регистры могут быть выполнены на 0-триггерах с реакций на один из фронтов по входу С. Элементы И 7 и 8 служат для выполнения совместно скоммутатором 4 операций логического сложения и логического умножения. Комбинационный сумматор 9 формирует арифметическую сумму и сумму по модулю 2 регистров 5 и б операндов.Устройство работает следующим образом.40 д 2 - ввод в регистр б операндовсо стиранием предыдущегозначения;д - логическое сложение с содержится регистра б операндов и ввод результатав регистр б;д - логическое умножение с4содержимым регистра б операн.дов и.ввод результата в регистр б;д - запрет ввода в регистры 5и б операндов.Микрооперации выполняются спомощью коммутаторов 2 и 3 под управлением сигналов 21=24. Так, при еди-ничном значении сигнала 21 и нулевом 15значении сигнала 22 через коммутатор2 проходит прямой код регистра 5операнда (микрооперация а 1), при единичном значении сигнала 22.и нулевом - 21 проходит обратный код регистра 5 (а), при нулевых значениях сигналов 21 и 22 операнд регистра 5 через коммутатор 2 не проходит (а 3) . Аналогично проводятсямикрооперации над операндами регистра б под действием сигналов 23 и 24.Микрооперации Ь выполняются сумматором 9. Увеличение содержимогосумматора на единицу (микрооперация Ь) производится сигналом вцепи 25, которая является входом переноса в младший разряд сумматора.Сумма по модулю два (Ь) дополнительных затрат в оборудовании сумматоране требует, поскольку может быть получен какпромежуточный результат 35при формировании арифметической суммы.Для выполнения операции с задается ее двоичный номер по цепям 1315, и коммутатор 4 коммутирует навыход операнд с соответствующего направления,Микрооперации О выполняются регистрами 5 и б операндов и элементами 7 и 8 по управляющим сигналам 4516-19 (соответственно для микроопераций О, д 5, д, О 2.Ввод в регистры5 и б операндов (ди д.) осуществляется по заднему фронту управляющихсигналов, поступающих на входы с,При логическом сложении операнд скоммутатора 4 через элемент И 7 иединичный вход 5 вводится в регистр б.Поскольку через нулевой вход В регистра б в этой микрооперации записьзапрещена (по цепи 18 должен бытьнулевой сигнал), то все разряды регистра б, находящиеся в единичном состоянии, в этом же состоянии и остаются, т,е. выполняется логическоесложение операнда с выхода коммутатора 4 с содержимым регистра б,При логическом умножении обратныйкод операнда с коммутатора 4 черезэлементы И 8 поступает на нулевыевходы Н регистра 6, за счет чегопереводятся в нулевое состояние разряды регистра, соответствующие единичным разрядам обратного кода операнда.Выполнение операнда.арифметикологическим устройством в целом задается установкой в одном такте управляющих сигналоь, вызывающих микрооперации в соответствии с логическимивыражениями (1), (2) и (3).. Группа операций, описанных выражением (1) выполняется над операндами шины 10, результат заноситсяв один из регистров 5 или б. Например, при установке по цепям 13-15кода, соответствующего направлениюшины 10, и сигнала по цепи 17 (заданы микрооперации с, и О 2), операнд с шины 10 проходит через коммутатор 4 и логически складываетсяс содержимым регистра б, т.е. проводится операция Р 6 , -- А Р 6,Рассмотренная операция записанав п.1 таблицы операций. Другиевозможные операции по выражению (1)приведены в пп,2-4 таблицы операцийи выполняются аналогично,Операции по выражению (2) выполняются над содержимым регистров 5 иб, результатом является выход сумматора 9.Например, при установке в единичное состояние цепей 21 и 24 (микрооперация 04 для Р 5 и д для Рб),на вход сумматора поступают прямойкод операнда с регистра 5 и обратныйкод с регистра б, на выходе сумматора получим Р 5-Рб. Эта операция приведена в п.б таблицы. Другие возможные операции по данному выражениюприведены в,пп. 5-15 табл.Операции ро выражению (3) выполняются над содержимым регистров 5и 6, результат заносится в один изэтих же регистров Например, приустановке единичного состояния сигналов 19,24, 25 и комбинации из13-15 для передачи обратного кодас сумматора, выполняются одновременно микрооперации а 2 (для Рб), Ьс 4 и да в целом выг 1 Ьлнится операция Рб : = Рб - 1,+ Рб а Р 5 - Рб Р 6- Р а 8 аЗ 5: =Р 5+Р Р 6: = Р + Р 6 17 а а 8 а, а Ь с д 1 Р 5: - . - Р 6 - РЯ Р 6 - Р Р 5: = (Рб- Рбсдвиг влево 5-Р а Ь Р 5 + Р 6 Р: = (Р 5+ Р 6сдвиг вправо Ь 1 с 6 2 Р сдвиг влево а с Рбсдвиг влево а, Ь,24 а 1 РЬ сдвивправо а Ь Р 6 сдвигвправо 2 26 а 2 7 15 а16 а 19 20 а дз 2,23 а Ь а Ь д Р 5: = Р 5 - Р Рб . = Р 5й Рб: = Рб Таблица операций РЮ+ г Р 5+ 2 Р 5 - 2) Рб. 1) Р 5 Рб Р 5 + Р 6 Р 6 + Рб Р - Р 610 822180 Продолжение таблицы Микрокоманда Результат РР пп а(Р 6 - 1) РЬ+ 1 Р 6+ 1 33 а а 3 Ь Р 5+ 1 Р 5+ 1 60 31 а аз Ь 9 32 аэа Ь Эта операция приведена в п,30 таблицы. Другиенаиболее распространенные операции по выражению (3) приведены н пп. 16-33 табл.В графе 8 табл. для этих пунктов 5приведен промежуточный результат,который формируется на выходе сумматора и может использоваться дополнительно к основному результату, например, для определения отношениячисел (равно,больше, меньше),Кроме приведенных в табл., возможны и другие операции за счет использования других комбинаций измикроопераций а, Ь, с и О . 35Содержимое регистров 5 и б можетвыдаваться на выход устройства черезсумматор (по шине 11) или черезкоммутатор 1, Наличие двух выходов11 и 12 обеспечивает возможностьпараллельной выдачи двух операндов,что необходимо, например, для работыс запоминающим устройством (выдачачисла и адреса), для выдачи числаудвоенной длины и др.По сравнению с известным, предлагаемое устройство обладает болеевысоким быстродействием и существенно расширяет функциональныевозможности. В предлагаемом устройствекаждая операция выполняется за один 0такт, а в известном - за дна такта(во втором такте восстанавливаетсясодержимое накапливающего регистрадля последующих операций). Расширение.функциональных возможностей достигается за счет увеличения числа выполняемых операций, и том числе адресных операций. Формула изобретения Арифметическо-логическое устройство, содержащее первый и второй регистры операндов, прямые выходы которых соединены соответственно с пер ным и вторым входами первого коммутатора, о т л и ч а ю щ е е с я тем, что, с целью повышения быстродействия и расширения функциональных возможностей за счет выполнения операций сдвига и над значениями адресов, оно содержит комбинационный сумматор, второй, третий и четвертый коммутаторы, дне группы элементов И, причем первый управляющий вход устройства подключен к управляющему входу первого коммутатора, выход которого является информационным выходом арифметическо-логического устройСтва, прямые выходы первого и второго регистров операндов подключены к первым входам соотнетстненно второго и третьего коммутаторов, к первым управляющим входам которых подключены соответственно второй и третий, а ко вторым - соответственно четвертый и пятый управляющие входы арифметическо-логического устройства, инверсные выходы первого и второго регистров операндов подключены ко вторым входам соответственно второго и третьего коммутаторов, выходы которых подключены соответственно к первому и второму информационным входам комбинационного сумматора, вход переноса которого соединен с входом переноса арифметическо-логического устройства, выход переноса комбинационного сумматора подключен,к выходу переноса арифметическо-логического устройства, информационный выход которого соединен с прямым ныходом комбинационного сумматора и с первым информационным входом четвертого коммутатора, ко второму и третьему информационным Ьходам которого Подключены инверсный выход и ныход суммы по модулю дна комбинационного сумматора, а к четвертому информационному входу подключен информационный вход арифметическо-логического устройства, к трем управляющим-35, Раушс Подписноеомитета СССРоткрытийая наб д. 4/5 Тираж 74 ИИПИ Государ по делам иэо 5, Москва, Ж11303 Филиал ППП "Патент", г. Ужгор роект входам четвертого коммутатора подключены соответственно шестой, седьмой и восьмой управляющие входы арифметическо-логического устройства,прямой выход четвертого коммутатораподключен по входам первого и второгорегистров операндов, а также к первымвходам элементов И первой группы,вторые входы которых соединены с девятым управляющим входом арифметического устройства, десятый и одиннадцатый управляющие входы которогоподключены к управляющим входам соответственно первого и второго регистра операнда, инверсный выход четвертого коммутатора соединен с первыми входами элементов И второй группы, вторые входы которыхсоединены с двенадцатым управляющимвходом арифметическо-логического устройства, выходы элементов И первойи второй групп подключены соответственно к прямому и инверсному установочным входам второго регистра операнда. Источники информации,принятые во внимание при экспертиэе1. Авторское свидетельство СССРМ 476578, кл. 6 06 Г 7/00, 1973.2. Авторское свидетельство СССРР 240335, кл. С 06 Р 7/38, 1968