Цифровое устройство для логарифми-рования двоичных чисел

Союз Советских Социалистическик РеспубликОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИ ИЛЬСТВУ оп 813414(22) Заявлено 160279 (2) 2761352/18-24 с присоединением заявки Ио -(23) Приоритет -Государственный коиитет СССР по делам изобретений н открытий(72) Автор изобретения Л.С.Изнюк 1 Заявите 54) ЦИФРОВОЕ устРОйствоЯ ЛОГАРИФМИРОВАНИЯ ДВОИЧНЫХ ЧИСЕЛ рого подключены к выходам блока управления Щ .Однако данное устройство имеетнизкую точность вычисления функции.Цель изобретения - повышение точности.Поставленная цель достигается тем,что устройство, по авт.св. В 593212,дополнительно содержит два блокасравнения, причем первый и второй входы первого блока сравнения соединенысоответственно со вторыми входамирегистра старших разрядов и первогоблока памяти, а выход - с третьим.входом сумматора, первый и второйвходы второго блока сравнения подключены ко вторым выходам соответственно сумматора и третьего блока памяти,а выход - ко второму входу сдвигателя.На чертеже представлена блок-схема устройства.Устройство содержит регистры старших 1 и младших 2 разрядов аргумента,блоки 3-5 памяти, блок 6 управления,коммутатор 7, сумматор 8;выходнорегистр 9, триггер 10 числа, сдвигатель 11, блок 12 управления сдвигателем, блоки 13 и 14 сравнения,20 Изобретение относильной технике и можетвано для вычисления змической функции от дмента.По основному авт.св. Р 593212 известно цифровое усройство, содержащее регистры старших и младших разрядов, блоки памяти, коммутатор, сумма" тор, выходной регистр, блок управления сдвигателем, причем первый выход регистра старших и выход регистра младших разрядов соединены соответственно со входами первого и второго 15 блоков памяти, выходы которых подключены соответственно к первому входу сумматора и первому входу коммутатора, выход которого подключен ко вто,рому входу сумматора, первый выход которого соединен со входами выходного регистра и третьего блока памяти, выход третьего блока памяти подключен к первому входу сдвигателя, управляющий вход которого через знаковый 25 триггер подключен к знаковому выходу сумматора, а второй - к выходу регистра младших разрядов, выход сдвигателя подключен ко второму входу ,коммутатора, управляющие входы кото; 30Вычисление двоичного логарифма от нормализованного аргумента Ч ( - С Ч С 1) производится в предлага 12емом устройстве на основе соотношений1 одгЧ =1 од (х+У 2 )где х - число, образованное старшимиразрядами аргументаЧу - число, образованное младшимиразрядами аргумента Ч;К - число двоичных разрядов длязаписи числа х;у (х+Н 2, )-у х %("фх 2,-К -кЙД (1 ф )а - 2 при х-Ц -к Ц -к М 5х х, 22где М - число двоичных разрядов для записи аргументапричем 2 С ХИ", а О с ц -2Йу м в 2 (хфЯ )+ д(х),;. где а(х) - функдия абсолютной погрешности аппроксимации логарифма прямой.-ЪЗаметим, что Ь (х) С 2, а, од х: 2(х+2 ) с точностью до 2р 14ПУсть Ы =1 од (2 )- 1 одх;2 =2 где Р - целая часть числаА - дробная часть числазначение разности логарифмов.Обозначимлпри сБ 0Апри Ф О.ф р+2 2,при с 60,2 = " Р2 2,при ФС ОПусть г = 2, -1 ф(0-г(1;1- - 6+ 1 - 2 +а(Ь),где и - число двоичных разрядов, не- Яобходимое для записи числа)оА(6)- функция абсолютной погрешности апроксимации функциипрямой. - 55Заметим, что Ь ) ( 2,а гяЮ 1- 2Мс точностью до 2Устройство работает следующим образом.На первом этапе работы устройства 40 хранящиеся на регистрах старших 1 и младших 2 разрядов аргумента значения х и у передаются соответственно на входы блоков 3 и 4 постоянной памяти, где хранятся таблицы мантисс ,И логарифмов старших и младших разрядов аргумента. В таблице, хранящейся в блоке 3 постоянной памяти отсутствуют два старших разряда значений мантисс логарифмов. Значения второго, третьего и четвертого разрядов регистра 1 старших разрядов аргумента поступают на вход блока 13 сравнения, состоящего из элемента ИЛИ и сумматора, осуществляющего сложение числа, образованного вторым, третьим и четвертым разрядами аргумента с кодом 001, если значение четвертого разряда регистра 1 старших разрядов аргумента не совпадает со значением, поступающим с выхода старшего разряда блока 3 постоянной памяти. В противном случае происходит сложение с нулем, не изменяющее входного числа. Блок 13 сравнения работает следующимобразом. При несовпадении инверсивного значения четвертого разряда регистра 1 старших разрядов аргумента с значением старшего разряда числа, выбранного из первого блока 3 постоянной памяти, происходит увеличениена единицу числа, представленного инверсивным значением второго, третьегои четвертого разрядов аргумента.На выходе блока 13 сравнения получаем два старших разряда логарифма, образованные двумя старшими разрядами суммы, вычисленной блоком 13 сравнения. С выхода блока 3 постоянной памяти снимаются значения мантиссы одах с отсутствующими двумя старшими разрядами, С выхода блока 4 постоянной памяти снимается значение мантиссы- 1 од ( в " в. Мантиссы логариф 2 Оп 2мов поступают на входы сумматора 8,причем содержимое на выходе 4 блока постоянной памяти, равное мантиссе1 од ( вв )1, проходит через управля 2 Ь 2емый коммутатор 7, подключающий в этом такте ко входу сумматора 8 выход блока 4. На выходе сумматора 8 Формируется согласно формулам значение ф , которое передается на вход блока 5 постоянной памяти, где хранится таблица, функции 2 ф с отсутствующими тремястаршими разрядами значений Функции. Три старших разряда суммы с выхода сумматора 8 поступают навход блока 14 сравнения, состоящегоиэ элемента ИЛИ и сумматора. Значениена,выходе старшего разряда блока 5постоянной памяти также поступает на вход блока 14 сравнения, котбрый осуществляет сложение кода 111 с числом,образованным инверсией трех старшихразрядов суммы, поступающих с выходасумматора 8, в случае, если значение,старшего разряда числа, выбранного иэ блока 5 постоянной памяти, не совпадает со значением инверсии третьего разряда суммы, поступающей из сумматора 8. В противном случае происхоФормула изобретения Цифровое устройство для логарифмирования двоичных чисел, по авт. св. Р 593212, о т л и ч а ю щ е е - с я тем, что, с целью повышения точности, оно содержит два блока сравнения, причем первый и второй входы первого блока сравнения соединены соответственно со вторыми входами регистра старших разрядов и первого блока памятй, а выход - с третьим входом сумматора, первый и второй входы второго блока сравнения подключены ко вторым выходам соответственно сумматора и третьего блока памяти, а выход - ко второму входу сдвигателя.Источники информации, принятые во внимание при экспертизе1. Авторское свидетельство СССР Ф 593212, кл.С 06 Г 7/38, 1977 (прототип. дит сложение числа, образованного инверсией трех старших разрядов суммы,поступающей с выхода сумматора 8, снулем, не изменяющее значение этойинверсии, На выходе блока 14 сравнения получаем значение второго и третьего разряда Функции 2 , образованные двумя старшими разрядами суммы,полученной блоком 14 сравнения. Свыхода блока 5 постоянной памятиснимаются значения функции 2 Ф сотсутствующими тремя старшими разря- одами. Таким образом, на выходе блоков 14 и 5 образуется значение функции 21 с отсутствующим старшим разрядом. значение старшего разряда Функциипринимается равным логической 15единице в силу выполнения неравенства дляг. Значение функции= 2поступает на вход сдвигателя 11. Значение знакового разряда сумматора 8запоминается на триггер 10. Блок 12 2 Оуправления сдвигателем представляетсобой комбинационную схему, подсчитывающую число нулевых разрядов слева до первого единичного разряда врегистре 2 младших разрядов аргумента и суммирующую это число со значением триггера 10, что дает значениетребуемого числа сдвигов Р или Р + 1в сдвигателе 11 для получения на еговыходе значения 2 о из поступающегона вход сдвигателя значения 2 . Об- ЗОразованное на выходе сдвигателя число 2 о через управляемый коммутатор 7,подключающий на втором этапе работыустройства ко входу сумматора 8 выходы сдвигателя 11, подается на сум- З 5матор, где происходит сложение значений 2 и поступающего на другиевходы сумматора значения 1 одх свыхода блока 3 и блока 13 сравнения.В результате сложения на сумматоре 4 Опроисходит Формирование по исходнойформуле значения мантиссы 1 одЧ,.которое передается на вход выходногорегистра 9. Таким образом,предлагаемое устройство преобразует нормалиэованное значение аргумента Ч взначение мантиссы 1 одЧ,При сохранении точности вычисления функции достигается экономияоборудования.Экономия информационной емкостиблоков постоянной памяти естественно приводит к экономии оборудования.Так, при й = 24 необходимая емкостьпервого блока постоянной памяти составит 8192 слов по 25 разрядов.Наиболее емкие биполярные блоки памятив интегральном исполнении в настоящее время имеют емкость 256 слов по 4 бита. Количество корпусов интегральных ПЭУ, необходимых для реализации первого блока постоянной памятив схеме основного изобретения состав-.ляет 32 х 7=224 корпуса.Для предлагаемого устройстваобъем интегральных ПЗУ для первогоблока постоянной памяти составляет32 х 6=192 корпуса,Выигрыш на первом блоке постоянной памяти равен 32 корпуса и призатратах в 2 корпуса, чистый выиг-рыш - 30 корпусовЕмкость интегральных схем третьего блока постояннойпамяти составляет 4096.слов по 13разрядов. При реализации по схемеосновного изобретения количество интегральных ПЭУ составляет 16 к 4 = 64корпуса. Для предлагаемой схемы длятех же требуется 163 = 48 корпусов,т.е. получаем выигрыш 16 корпусовпри затратах максимум двух корпусовинтегральных схем. Дополнительныйвыигрыш получается за счет .исключаемйх, впредлагаемом устройстве, элементов или для объединения 32 выходов старшего разряда в первом блокепостоянной памяти. Это составляетпорядка 4 корпусов для первого блокапостоянной памяти и 2 корпусов длявторого блока постоянной памяти.Общий чистый выигрыш составляет около30+14+2 = 50 корпусов интегральныхсхем.Соответственно снижается потребляемая мощность и увеличивается надежность устройства. О813414 аро 72/61 Тираж 745 ПодписнВНИИПИ Государственного комитета СССРпо делам изобретений и открытий13035, Москва, 3-35, Раушская наб., д.4/5 7 Филиал ППI "Патент", г.ужгород, ул.Проектная Составитель А.Зоринтор А,Наурсков Техред А.Савка Корректо