Матричное вычислительное устройство

ОП ИСАНИЕ ИЗОБРЕТЕНИЯ Союз Советски Социалистических Республик(61) Дополнительное к авт. сеид-в 51)М. Кл. С 06 Г 7/3 2) Заявлено 250679 (21) 2789832/18-2 присоединением заявки осуаарственный комите СССР по делам изобретений н отнрытий3) Приор тетковано нь Йо 15 бл 53) УДК 681. 3(088.8) 2 3,04.81,6 юлл ния описания блико а 2 3,0431 72) Авторы изобретения Л.А. Шумилов А.И. Суи Абдалла Абдалла Дн и К.Б. Декусар 1енинградский ордена Ленина злектрот хничйский институт имени В.И. Ульянова (ЛениЖ)(71) Заявитель 54) МАТРИЧНОЕ ВЫЧИСЛИТЕЛЬНОЕ УСТРОЙСТВО ополнительных Изобретение относится к вычислительной технике и может быть использовано в быстродействующих процессорах и специализированных. вычислительных устройствах.Известны матричные вычислительные устройства для выполнения операции деления двоичных чисел 11.Недостатками матричных вычислительных устройств являются ограниченные функциональные возможности при данм наборе узлов и связей между нин за счет вычисФункций 5 и=т.хЗ,.з=чк, о =1 х+) ч, 2=(х Поставленная цель достигает что в матричное вычислительное ройство, содержащее матрицу вы тельных ячеек, каждая из котор О держит сумматор по модулю два разрядный сумматор, причем в к вычислительной ячейке первый и рой входы вычислительной ячейк нены соответственно с первым и 5 входами сумматора по модулю дв ход которого соединен с первым дом одн 9 разрядного сумматора,вход вычислительной ячейки сое с первым выходом вычислительно 20 ки,третий и четвертый входы в лительной ячейки соединены соо ственно со вторым и третьим вх одноразрядного сумматора, перв ход которого соединен со вторы 5 ходом вычислительной ячейки, а рой выход одноразрядного сумма с третьим выходом вычнслительн ячейки, второй вход вычислител ячейки соединен с четвертым вы вычислительной ячейки, причемя тем,устислих соно ми сширение фун стройства э Наиболее близким к предлагаемому по технической сущности является матричное вычислительное устройство для выполнения операции деления двойчных чисел, содержащее матрицу вычислительных ячеек, каждая из которых содержит сумматор по модулю два и одноразрядный сумматор (2 .Недостатком известного матричного устройства является ограниченные функциональные возможности, обеспечивающие выполнение лищь одной арифметической операции деления двоичных чисел.Цель изобретения - ра к циональных возможностей у а и одноаждойвтои соедивторым, а, вы- вхопервый диненй ячей- ычис- тветодамиый вым вы- вто- тораойьнойходом первыевыходы вычислительных ячеек каждого столбца матрицы соединены соответственно с первыми входами вычислительных ячеек предыдущего столбца тех же строк матрицы, вторые выходы вычислительных ячеек каждой строки матрицы соединены соответственно с третьими входами вычислительных ячеек последующей строки тех же столбцов матрицы, третьи выходы вычислительных ячеек каждого столбца матрицы соединены соответственно с четвертыми входами вычислительных ячеек последующего столбца. тех же строк матрицы, четвертые выходы вычислительных ячеек каждой строки матрицы соединены соответственно со вторыми входами вычислительнЫх ячеек последующей строки предыдущих столбцов матрицы, первый выход и четвертый вход вычислительной ячейки младшего разряда каждой строки матрицы соеди иены между собой, причем вторые входы вычислительных ячеек первой строки матрицы соединены с первыми входами устройства, третьи входы, вычислительных ячеек первой строки матрицы соединены со вторыми входами устройства, дополнительно введены п элементов НЕ и вторая матрица вычислительных ячеек, причем первый вход вычислительной ячейки старшего разря- З да каждой строки первой матрицы соединен с входом соответствующего элемента НЕ и с третьим выходом вычислительной ячейки старшего разряда предыдущей строки второй матрицы, выходы элеэлементов НЕ соединены с первыми выходами соответствующих вычислительных ячеек старшего разряда последующей строки второй матрицы, причем вторые и третьи входы вычислительных ячеек первой строки второй матрицы 40 соединены соответственно с третьими и четвертыми входами устройства, первый вход вычислительной ячейки старшего разряда первой строки первой матрицы вычислительных ячеек соеди нен с пятым входом устройства, вторые входы вычислительных ячеек старших разрядов каждой, кроме первой, строки первой и второй матрицы соединены с шестыми входами устройстьа Вторые 50 выходы вычислительных ячеек последней строки первой матрицы соединены с выходами устройства, причем число строк первой и второй матрицы равно числу их столбцовМатричное вычислительное устройство выполняет операцию деления и вычисления следующих функцийи=хП ч=цх, о=(х"ч)ч, х=(х-)ф/ч 60и работают по разностно в ,итерационному методу.Для реализации операции ц=гх/у подбирается для знаменателя и одногоиз сомножителей такой общий для нихмножительзч =1+ 7,. 2о(2), даст Х =Х - .ХТаким образом, следствием устремления У -Е является устремление х-фц.Итерационный процесс проводится по следующему алгоритмуХ =Х +с), х 2- (":+1)1+1 ф-%ч ови Х хдля реализации операции у=1/х подбирается для х такой множитель К=(+ ЕОкоторый при соответствующем подборе операторов ц; 6 -1,+1 устремляет значение аргумента х к величине, равной единице Воздействовав этим же итерационным процессом с тем же законом изменения знака оператора ц, на изменение ве" личины функции и приняв за ее начальное значение 1=1, получим следующее выражение для приближения искомой функции.ч .4+, -(1+1) (4)О Ограничиваясь первыми членами ря"да суммы и пренебрегая погрешностью что он приблизит значения знаменателя к величине, равной второму сомножителю числителя, и во столько же раз изменит значение числителяВ результате имеют место следующие равенстваоо -(1+1)=ч ч 2,с. 2 , ФОграничиваясь первыми членами ряда суммы и пренебрегая погрешностью 6 У 2 ("+" можем считать, что на (+1)-й итерации преобразованный знаменатель.у(+1 окажется равным 2. Тогда значение824195 Требуя, чтобы 11 вх =2 у, приближение ойеранда у стремится принять эна" 1 О чение, равное искомой зависимости,т.е. 11 а у г. Алгоритм вычисленияэависимости 1 вытекает из (7) и (8) иописывается следующими соотношениями-(1 и)Х Х о 1- с 2 (Ч М 2 Икоторые смогли бы .в ходе итерационного процесса приблизить операнд хнулю с наперед заданной погрешностьюЬх 42где п - число итераций.Значения операндов с учетом выбран.ЗОных коэффициентов .Кх и 1 могут бытьвыражены соотношениямиХ У Ус -(1 1 (5)У+Х2 (1+1) (Р 35оОпределяя значение суммы в (5) из условия х -0 и подставляя результат в+у )/у. Здесь необходимо выполнениеусловия УО.Итерационный процесс вычисленияданной операции описывается следующими соотношениями- (1+1 )Х, = Х-сЧ 2, Х 1 -ю о7. 2, .Ч 2-(1 ф 1)ф 1 - ,если 2 Оостанов, если ь =о,с начальными условиями Х Х Ч :Ъ;.ооо х55Для реализаций операции з(х-у)фууналожим на итерационный процесс изменения операндов х и у закон измененияравных множителей вида 45 к =к =4-2 с 2 (1-1,1+а 5 Приближение операнда х будем.рассматривать как сумку исходного значения операнда х и приближения операн-65 дх 2 1можно считать, что на(1+ 4)-й итерации преобразованное значение аргумента х окажется равнымединице. Тогда значение коэффициента,найденное из (3) и подставленное в(4), дает у=1/х.Итерационный процесс вычисленияданной операции описывается следующими соотношениямиУ;=Чсс.Ч 2 (+1)Х:Х.+. -(1+17(-1,Есю 2 О,т :-гх 21+1 .% да У, а приближение операнда как разность исходного значения операнда У и приближения операнда х.к.щх 1- е 2" 1 т ф 1,ест ц о,9,1-э 1 и=у х о=О 5 х уНа фиг. 1 изображена структурнаясхема вычислительной ячейки устройства, на фиг. 2 - блок-схема матричного вычислительного устройства.Каждая вычислительная ячейка содержит сумматор 1 по модулю два, одноразрядный сумматор 2, первый, второй,третий и четвертый входы 3-6, первый, второй, третий и четвертый выходы 7-10. Матричное вычислительноеустройство содержит первую и вторуюматрицы 11 и 12 вычислительных ячеек,вычислительные ячейки 13, и элементов НЕ второй матрицы .14, первые ивторые входы 15 и 16 устройства,третьи и четвертые входы 17 и 18 устройства, пятый вход 19 устройства ивыходы 20 устройства, шестые входы21 устройства.Матричное вычислительное устройство работет следующим образом.Каждая из матриц выполняет вычис"ление по рекуррентному отношению .типа где х и у - операнды, поступающие навходы матрицы;ц - элемент, определяющий типвыполняемой операции (сложе-,ние или вычитание).образуется на третьем выходе вычислительной ячейки старшего разряца 1-й строки второй матрицы 12 и определяет тип выполняемой операции в последующей строке обеих матриц. Если ц=О, то в последующей строке:тпервоЦ матрицы выполняется операция вычитания, а в последующей строке второЯ матрицы - операция сложения и наоборот, если ц =1, то в последующей строке второй матрицы выполняется операция сложения, а в последующей строке первой матрицы - операция вычитания.Сдвиг одного из операндов вправона (+1) разрядов (что соответствуетумножению на 2 ("ф" ) осуществляется5внутриматричными соединениямиПри выполнении всех перечисленныхзависимостей устройство работает поединому алгоритму и отличие состоиттолько в начальных условиях.При вычислении зависимости ц г,х/уна входы 15-18 устройства подаются соответственно значения операндов 0,5 х;хо) 0,5 уо 1 Зохь х, уо му, 5 уг-у,На вход 19 подается потенциал, соответствующий знаку о, т.е. если знак 5Я отрицателен, то подается единичный потенциал, и если знак положительный, то подается нулевой потенциал. На выходе 20 получаем значениерезультата ог х/у. Операция деления 20Мщг/у выступает как частный случайвычисления зависимости ц =х г/у. Дляэтого нужно взять х=0,5, а значениеу взять как 0,5 У, в результате получаем значение О=г/у. 25Для вычисления зависимости 1=1/хна входы 15-18 подаются соответственно следующие значения 0,5 у; уо ,0,5 хо, го; где у=0,5, хо.=х; го 0,5-х.На вход., 19 подается потенциал, соответствующий знаку 7 о . На выходе 20получаем значение результата ч =1/х.Для вычисления зависимости О=(х ++у)/у на входы 15-18 подаются соответственно значения 0,5 хо, уо,0 5 х , го, хо х, уолу, г =х. На вход19 подается сигнал, соответствующийзнаку го. На выходе 20 получаем значение результата о=(хг+у") /у,. Для вычисления зависимости гш(х-у) lу на входы 15-18 подаются состветственно значения 0,5 х;у;0,5 Уо,хо=х+ууо =у-х; го=05-у, На вход 19подается потенциал, соответствующийзнаку го. На выходе 20 получаем значение результата г=(х-у) /у45На входы 21 всегда подается нулевой потенциал.Эффективность изобретения заключается в расширении функциональныхвозможностей матричного вычислительного устройства по сравнению с известным за счет выполнения вычислений дополнительных операций0: гл(у; ч ч/х; о =(х+Ч)(ч2 =( х-уР у. 55формула изобретенияМатричное вычислительное устройство, содержащее матрицу вычислительных ячеек, каждая из которых содерит сумматор по модулю два и однораз- щорядный сумматор, причем в каждой вычислительной ячейке первый.и второйвходы вычислительной ячейки соединенысоответственно с первым и вторым входами сумматора по модулю два, выход которого соединен с первым входом одноразрядного сумматора, первый входвычислительной ячейки соединен с первым выходом вычислительной ячейки,третий и четвертый входы вычислительной ячейки соединены соответственносо вторым и третьим входами одноразрядного сумматора, первый выход которого соединен со вторым выходом вычислительной ячейки, а второй выхододноразрядного сумматора - с третьимвыходом вычислительной ячейки, второй вход вычислительной ячейки соединен. с четвертым выходом вычислительной ячейки, причем первые выходы вычислительных ячеек каждого столбцаматрицы соединены соответственно спервыми входами вычислительных ячеекпредыдущего столбца тех же строкматрицы, вторые выходы вычислитель,ных ячеек каждой строки матрицы соединены соответственно с третьими входами вычислительных ячеек последующейстроки тех жестолбцов матрицы, третьивыходы вычислительных ячеек каждогостолбца матрицы соединены соответственно с четвертыми входами вычислительных ячеек последующего столбцатех же строк матрицы, четвертые выходы вычислительных ячеек каждой строки матрицы соединены соответственносо вторыми входами. вычислительныхячеек последующей строки предыдущихстолбцов матрицы, первый выход и четвертый вход вычислительной ячейкимладшего разряда каждой строки матрицы соединены. между собой, причемвторые входы вычислительных ячеекпервой строки матрицы соединены с первыми входами устройства, третьи вхо"ды вычислительных ячеек первой строки матрицы соединены со вторыми входами устройства, о т л и ч а ю щ ее с я тем, что, с целью расширенияфункциональных воэможностей матричного вычислительного устройства засчет вычисления дополнительных функций вида в него дополнительно введены и элементов НЕ и вторая матрица вычислительных . ячеек, причем первый входвычислительной ячейки старшего разряда каждой строки первой матрицы соединен со входом соответствующего элемента НЕ и с третьим выходом вычислительной ячейки старшего разряда предыдущей строки второй матрицы, выходы элементов НЕ соединены с первыми выходами соответствующих вычислительных ячеек старшего разряда последующей строки второй матрицы, причем вторые и третьи входы вычислительных ячеек первой строки второйматрицы соединены соответственно стретьим и четвертым входами устройст824195 Составитель В. Венцельр А. Шишкина Техред А. Ач Корректор Н. еда инец Заказ Питета СССткрытийя наб., д сное,Проектная,ва, первый вход вычислительной ячейки старшего разряда первой строки пер-вой матрицы вычислительных ячеек соединен с пятым входом устройства, вторые входы вычислительных ячеек старших разрядов каждой, кроме первой,строки первой и второй матрицы соединены с шестыми входами устройства,вторые выходы вычислительных ячеекпоследней строки первой матрицы соединены с выходами устройства, причемчисло строк первой и второй матрицыравно числу их столбцов,12/71 Тираж 745ВНИИПИ Государственного кпо делам изобретений и 113035, Москва, Ж 35Раушс филиал ППП "Патент", г. Ужгор Источники информации,принятые во внимание при экспертизе1. Оц 1 О Н. 1 апе Се 11 ц 1 аг одс Аггауе бог йоп-Кеьсог 1 пд В 1 пагу 01 ч 1- з 1 оп, "ТЬе Надо апд Е 1 есйгоп 1 с Епд", 1970, 39, Р б, р. 345-348. 2. Иа 1 СЬ 1 а Т,С, йоцгеь 1:ог 1 пц В 1 пагу 01 ч 1 ь 1 оп Оз 1 пд а Се 11 ц 1 аг Аггау, "Е 1 есйгоп 1 с .еССегь", 1970, б, М 10, р. 303-309 (прототип),1