Цифровое устройство для потенцирования

Союз Сфветскик Социалистическик Республик(22) Заявлено 190279 (21) 2755838/18-24с присоединением заявки Йо(53)М. Кл. С 06 Г 7/38 Государственный комнтет СССР но дмам нзобретеннй н открытнй(088.8) А.Н. Флоренсов, В.И. Потапов и М,Ю. Плотник Омский политехнический институт(54) ЦИФРОВОЕ УСТРОИСТВО дЛЯ ПотенцИРОВАНИя Изобретение относится к вычислительной технике и может быть исполь зовано как цифровой генератор функции экспоненты е" и для построения специализированных и универсальных быстродействующих вычислительных устройств.Известно устройство для функционального преобразования, содержащее регистр аргумента, блоки памяти, умножители и сумматор "11 .Недостатком устройства является большой объем оборудования.Наиболее. близким по технической сущности к изобретению является 15 устройство для потенцирования, содержащее регистр аргумента, последовательно соединенные блок памяти, сумматор и регистр результата 23 .Недостатком данного устройства является низкая точность вычисления ФУнкции енеЦель изобретения - повышение точности.25Поставленная цель достигается тем, что в устройство, содержащее регистр аргумента, блок памяти и последовательно включенные сумматор и регистр результата, причем выход блока памяти соединен с первым входом сумматора, 30 дополнительно введены блок деления и два блока сравнения, причем выходы с первого по К) -й и с (К+1) -го до и (где и - количество разрядов регистра аргумента) разрядов регистра аргумента подключены ко входам соответственно первого и второго блоков сравнения, выход К-го .разряда регистра аргумента подключен к управляющим входам первого и второго блоков сравнения, выходы которых подключены соответственно к адресному входу блока памяти и входу делителя блока деления, вход делимого которого подключен к выходу блока памяти, выход блока деления подключен ко второму входу сумматбра.Значение Функции е вычисляется по приближенной формулех 4 е д еха(Ьх)2 если значение параметра к, определяющее старшие К разрядов х, т.е. величину хо, Фиксированно, то формула (1) дает ЗК верных разрядов после запятой.805303 Положим 10 Формула изобретения если. К = (2)0 х 0 + 2", если х = 1ГДх, если хх = 0дх - 2 , если х, = 1, тогда х = гО + ь г, /дг/с 2 и полученные выше оц. нки точности формулы (1) остаются поэтому справедливыми при одновременной замене х на г 0 и дх на Ьг, В это же время промежуточный аргумент го принимает значительно меньше различных значений, а именно (2" " + 1) значений вместо 2 в случае аргумента ха. Для расчетов получаем окончательную формулух(3)2 Для вычисления по формуле (3) можно воспользоваться таблицей значений е 0, расположив ее в соответствующем блоке памяти.Блок-схема предлагаемого устройства изображена на чертеже.Устройство содержит регистр 1 аргумента, первый блок 2 сравнения, 25 блок 3 памяти, второй блок 4 сравнения, блок 5 деления, сумматор б и регистр 7 результата.Устройство работает следующим образом, 30Выход К-го разряда регистра 1 аргумента дает значение К-го разряда аргумента х, именно хк, в зависимости от которого в соответствии с соотношениями (2) блоками сравнения 2 и 4 образуются значения г 0 и д г, Блок 2 принимает с выхода регистра 1 аргумента значение промежуточного, аргумента х и в зависимости от значе 0ния сигнала на управляющем входе передает значение х 0 без изменений (х = О), либо добавляет к коду х 0 единицу К-го разряда (хк = 1). Блок 4, на вход которого поступает .значениеа х, формирует значение кода 2 дх (в случае хк = О) и код величины 45 (2 + 2 К) - дх (в случае х, = 1) .Иэ блока 3 памяти по поступающему на его вход аргументу г, используемому как адрес константы в блоке, выбирается соответствующее значениееО. Это значение, смещенное на два разряда влево, подается на вход делимого блока 5 деления, что соответствует величине 4 ео, а на вход делителя поступает значение 2 - дг. Сумматор 6 выполняет вычитание константы е о с выхода блока 3 памяти из значения выхода блока деления, равного 48 го/(2 - ьг), образуя в соответствии с формулой (3) занимаемое на регистре 7 результата искомое значение функции е".Объем. блока памяти предлагаемого устройства составляет величину (2 + 1) констант, а точность результата потенцирования при этом равна ЗК двоичных разрядов дробной части результата. ЦиФровое устройство для потенциро.вания, содержащее регистр аргумента,блок памяти и последовательно соединенные сумматор и регистр результатапричем выход блока памяти соединен спервым входом сумматора, о т л ич а ю щ е е с я тем, что, с цельюувеличения точности, в него дополнительно введены блок деления и дваблока сравнения, причем выходы с первого по (К)-й и с (К+1)-го дО и(где л - количество разрядов регистра аргумента) разрядов регистра аргумента подключены ко входам соответственно первого и второго блоковсравнения, выход К-го разряда регистра аргумента подключен к управляющим.входам первого и второго блоков сравнения, выходы которых подключены соответственно к адресному входу блокапамяти и входу делителя блока деления, вход делимого которого подключен к выходу блока памяти, выход блока деления подключен ко второму входу сумматора.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРР 575647, кл. 6 06 Г 7/38, 1977.2. Авторское свидетельство СССРпо заявке Ф 2401420/18-24,кл, 0 06 Е 7/38, 1977 (прототип)./71 аз 10 ВНИ4/5 21303 илнал ППП "Патентф, г. Ужгород, ул. Проектная, 4 раж 75 бГосударственноделам изобретеносква, Ж, Ра Подписикомитета СССРи Открытийкая наб., д