Арифметико-логическое устройство

Союз Советских Социалистических Республик. Кл.06 Г осударствемиый комите СССР по делам изобретений и открытийОпубликовано 3006,81,Дата опубликования опис Ио 24 ллет 5 М М( 681 325(71) Заявите рдена Ленина институт кибернетики й 1 украинской ССР(54) РИф".Е.ИК 0-ЛСРИЧЕСКСЕ УССРОЯСтВ пе строй огиче 2 О метичаюлогиИзобретение относится к вычислительной технике и.может быть использовано при контроле ЦВл 1 по модулю, а также в ЦВМ, работающей в системе счисления с основанием р 7 2.Известно арифметико-логическое устройство, содержащее отдельные узлы арифметической и логической обработки двоичной информации. В зависимости от управляющим сигналов это устройство выполняет логические о рации И, ИЛИ и ИСКЛЮЧАЮЩЕЕ ИЛИ, а также арифметическую операцию сложение, При выполнении логических операций используется только логический узел, а при выполнении арифметической операции сложение, используется только арифметический узел , 1.Известно арифметико-логическое устройство, выполняющее логические операции И, ИЛИ и ИСКЛЮУЮЩЕЕ ИЛИ, а также операцию сложение над числами, заданными в двоичном коде, содержащее два узла десятичных корректоров, узлы логическийсумматоров, перекоса кода, сдвига, переноса, Выполнение арифметических и логических операций осуществляется при помощи одних и тех же узлов арифметико-логического устройства 2. Однако при таких схемных решенияхарифметико-. в .огические устройства немогут выпот:нять арифметические и логические опера:ии над числами, представленныли в системе счисления соснованием о -, 2,Наиболее близким к предлагаемомупо технической сущности являетсяарифметике-логическое устройство,содержащее три матрицы логическихэлементов И и две группы элементовИЛИ, вертикальные и горизонтальныевходные шины первой матрицы элементов И подсоединены соответственнотреей и второйматриц элел;ентов И31.Недостаток известного у стваневозможность выполнения л скихопераций И и ИЛИ.Цель изобретения - расширениефункциональных возможностей арифко-логического устройства, заклющегося в возможности выполненияческих операций И и ИЛИ.Поставленная цель достигаетсятем, что в арифметико-логическомустройстве, содержащем матрицы логических элементов И и группы элементов ИЛИ, причем входы устройствадключены ко входам элементов ИЛИпервой и второй групп, первые группы ныходов первой и второй групп элементов ИЛИ соединены с первой и второй группами входов первой матрицы элементов И соответственно, вторые группы выходов первой и второй групп эле 5 центов ИЛИ соединены с первой и вто рой группами входов второй матрицы элементон И, выходы третьей матрицы элементов И подключены к выходам устройства, введены два блока коррекции и,цна логических коммутатора, управляющие входы которых подключены к первому, второму и третьему управляющим входам устройства, выходы перного и второго логических коммутаторов соединены с первой и второй группами вхо дов третьей матрицы элементов И соответственно, а входы первого и второго логических коммутаторов подключены к выходам соответственно первой матрицы элементов И, первого блока 2 О коррекции и второй матрицы элементов И, второго блока коррекции, входы первого блока коррекции подключены к ныходам первых групп первой и второй груп 1 элементов ИЛИ, входы второго блока коррекции подключены к выходам вторых групп первой и второй групп элементов ИЛИ, каждый блок коррекции выполнен на элементах И и И-НЕ, нходы которых соединены со входами соответствующего разряда блока коррекции, а выходы подключены к выходам блока коррекции.Ба Фиг. 1 представлена блок-схемаарифметико-логического устройства;на фиг, 2 и фиг. 3 - функциональныесхемы отдельных узлов (блоков 1,4,5и 6,8) арифметико-логического устройства по щой 16.Устройство содержит первую 1, вторую 2 и третью 3 матрицы элементов И,первую 4 и вторую 5 группы элементонИЛИ, первый 6 и второй 7 логическиекоммутаторы, первый 8 и второй 9 блоки коррекции, управляющие входы логических операций И 10, ИЛИ 11 и арифметической операции 12 сложения. ГоРизонтальные входы к матрицы 1 подключены к выходным шинам логическогокоммутатора б, а вертикальные входыР матрицы 1 подключены к выходным ши-ам логического коммутатора 7,Вертикальные а и горизонтальные в входные шины матрицы 2 подсоединены через элементы ИЛИ групп 4 и 5 к вход 55 ным шинам устройства, Горизонтальные 0 и вертикальные 6 входные шины матрицы 3 через элементы ИЛИ групп 4 и 5 подсоединены также к входным шинам устройства. 60Выходные шины матрицы 2 подключены к входным шинам логического коммутатора б, выходные шины матрицы 3 подключены к входным шинам логического коммутатора 7. 65 Рассмотрим исходное состояние и связи на примере арифметико-логического устройства по щод 16.Входные шины Б (первое число) и Г (второе число) пронумеронаны так, что при поступлении первого и второго чисел возбуждаются те шины первойвторой групп элементов ИЛИ, номера которых совпадают с конкретными значениями этих чисел (фиг. 2). Числа по щод 16 принимают значения О, 1, 2, ,8,9, А, В, С, О, Е, Г, Среди этих чисел числа О, 4, 8, С сравнимы с нулем по щод 4. Поэтому в группах элементов ИЛИ 4 и 5 входные шины устройства с номерами 0,4,8, С объединены в выходные шины а и во этих групп соответственно. Чйсла 1, 5, 9, 0 сравнимы с единицей пс щод 4. Поэтому в группах 4 и 5 входные шины устройства с номерами 1, 5, 9, 0 объединены в выходные шины а и в этих групп1соответственно, Аналогично входные шины устройства с номерами 2, б, А, Е объединены в выходные шины а 2 и н групп 4 и 5, и входные шины устройства с номерами 3, 7, В, Г - в выходные шины а, и в 9 групп 4 и 5.Среди чйсел по щод 16 частное от деления чисел 0,1,2,3 на 4, округленное до ближаишего целого в меньшую сторону, ранно нулю. Поэтому в группах 4 и 5 входные шины устройства с номерами 0,1,2,3 объединены в ныходные шины бр и )о этих групп соответственно. Частное от деления чисел 4, 5, б, 7 на 4, округленное до ближайшего целого в меньшую сторону, равно единице. Поэтому в группах 4 и 5 входные шины устройства с номерами 4, 5, б, 7 объединены в выходные шины с, иэтих групп соответственно, Аналогично входные шины устройства с номерами 8, 9, А, В объединены в выходные шины Ж и ) групп 4 и 5, и входные шины С, О, Е, Р устройства объединены в выходные шины а и )о, групп 4 и 5.Вертикальные шины а а , а , аогруппы 4 и шины в, в, в, в группы 5 подсоединены к нертикальным ао, аа, а и горизонтальным в в в , в, входным шинам матрицы 2.Выходные шины со,с , о-у, О.; группы 4 и Фоф , Ь,)Ь, группы 5 подсоединены к горизонтальньм й й, Ж,б,. и вертикальным )Ьо, ф, )5 )Ь 5 входным шинам матрицы 3.Матрицы 2 и 3 состоят из шестнадцати элементов И, расположенных по четыре в каждой строке и в каждом столбце. Входы элементов И, Расположенных в нулевых строках матриц 2 и 3 подсоединены к Ь и 6 о соответственно, в первых строках матриц 2 и 3 к шинам в и с во нторь 1 х строках к шинам в и в третьих строках к шинам в и б,. Аналогично входы элементовИ, расположенных в нулевыхстолбцах матриц 2 и 3, подсоединенык шинам ао и (5 , соответственно, впервых столбцах - к шинам а и Д,но вторых столбцах - к шинам а и (в третьих столбцах - к шинам а 9 и р .Все элементы И матрицы 2, стоящиена диагонали матрицы, формируют однуи ту же функцию (например 2 + 01 + 1 = 0 + 2), поэтому они объединены в одну выходную шину матрицы.Число таких диагоналей равно семи,поэтому число выходных шин матрицы2, также равно семи, и они пронумерованы через СО -С и подсоединенык соответствующим входным шинам логического коммутатора 6.Аналогично выходные шины матрицы 153 пронумерованы через р -и подсоединены к соответствующим входамлогического коммутатора 7.Логический коммутатор б (фиг, 3)на логических элементах ИЛИ 13 - 13,20И 14 - 14 описывается следующимилотическими уравнениямиК, =СоЧ (СЧ СЧ С ) еД;К= С ( (Ч с 3) Ч е( д Ч с ) Ч С 4 е д ,Н С д Чд С еЧ(д,Чд)еЧС х(3К = С( 8 Ч 4 ъ ) Ч ( 04 Ч С 5 )2е 4 Ч СЬ "х (дч б);К =С 4дз КБ С 56 Се ВгдеЗоФункции на соответствующих выходных одноименных шинах 1 р, 1к логическсгс комму 1 отатсра б;Со, С Се - переменные насоответствующих входных одноименныхшинах Ср,С, ,С логического коммутатора б;д, д, д - переменные на входах10-12, характеризующие логическиеоперации И, ИЛИ, арифметическую операцию сложение, соответственно;е е, е, е 4 - Функции на соотнетственных выходных одноименных шинах е, е, е, е 4 блока 8 коррекции(на логических элементах И 16, 16, 45И - НЕ 15, 15), которые при переменных а а, в, в на соответствующих входных одноименных шинах а, а,в, в, блока 8 коррекции равны50е= в.а; е = в,. а;е = в а, е 4 = в аБлок 9 коррекции и логический коммутатор 7 описываются аналогичными соответствующими логическими выражениями. Поэтому выходные шины блока 9 коррекции пронумерованы через г - г4 и подключены к соответствующим входным шинам логического коммутатора 7, выходы которого пронумерованы через 00 РО - РО и подключены к соотнетствующйм входным вертикальным шинам матрицы 1.ВыхОдные шины о " Ме логическОго коммутатора 6 подключены к соответст вующим входным горизонтальным шинам1 матрицы 1.Входы элементов И, расположенныхв нуленой строке и в нулевом столбцематрицы 1, подсоединены к входным шинам 1 и РО матрицы 1, соответственоно, в четвертой строке и во второмстолбце - к шинами Р 4, н пятойстроке и в третьем столбце - к шинами Рб, в седьмой строке и в четнертом столбце - к шинами Р вовторой строке и в пятом столбце - кшинам М, и Р, в третьей строке и вшестом столбце - к шинам 1 и Рд, вшестой строке и в седьмом столбцек шинам - и Р, (несоответствие между номерами строки матрицы 1 и севходной горизонтальной шины сделанодля наглядности и простоты чертежа),Выходы элементов И матрицы 1, соответствующие одной и той же суммепо вод 16, объединены в одну выходную шину.При поступлении первого Б и второго Г чисел возбуждается пара входныхшин групп 4 и 5 элементов ИЛИ, соответственно, что приводит к возбуждению пары входных шин матриц 2 и 3.В зависимости ст разрешающих потенциалов на шинах 10-12 управленияи гары возбужденных входных шин матриц 2 и 3 возбуждается пара входныхшин матрицы 1, вследствие чего на выходе у тройства Формируется результат."пьер, в арифметикс в логическустрой;.,:.е пс вод 16 возбужденывходные вины первого числа Б, равногс 5, и .гсрсгс числа Г, равного 6.При в"збуждении входной шины бгруппы 4 -лементов ИЛИ возбуждаютсявыходные шины а и й этой группы,при всзб" .нии входной шины 5 группы 5 элеь:,:-св ИЛИ возбуждаются ныходные шп,. в и,Р, группы 5. Возбуждение этих,.н приводит к возбужцениювходных шин , и в матрицы 2, а, следовательно, :ходнси шины С; этой матрицы, Кроме ".:-с, возбуждаются входные шины О .матрицы 3, что приводит к возбуж -:лю ее выходной шины сномером ц,Если разре :.ций потенциал на шинеИ 10 управлен 1 - тс при возбужденныхвходных шинах . чсоответствующихлогических комп -торов б и 7 возбуждены выходные к:этих блоков с номерами 1 о и Р . 1 в . вждение, таким образом, передает, хсдным шинамиР матрицы 1. Э .:иводит к назбуждению выходной иматрицы 1 с номером, равным 4. Дс .: в витель, 6 54(шов 16),Если разрешающк. ;1 тенциал на шинелогической сперации 11, то привозбужденных входных .,нах С исоответствующих логическ.х коммутатоов б и 7 будут возбуж.",.ны выходныены этих блоков с номерами 1 з и РВозбуждение, таким образом, передается входным шинам 1 и Р, матрицы 1.Это приводит к возбуждению выходнойшины матрицы 1 с номером, равным 7,Действительно, 65 = 7(вод 16) .Если разрешающий потенциал на входе 12 (арифметическая операция сложение), то при возбужденных вхоцных шинах С исоответствующих логических коммутаторов 6 и 7 возбуждены выходные шины этих логических коммутаторов с номерами ) и РсВозбуждение, таким образом, передается входным шинам М и Р матрицы 1. Это приводит к возбуждению выходной шиныматрицы 1 с номером, равным В,Действительно, б+5 = В(шов 16), 15Такое построение арифметико-логического устройства отличает предлагаемое устройство от известного поколичеству выполняемых операций.АриФметико-логическое устройство Щможет выполнять логические операцииИ, ИЛИ и арифметическую операцию сложение над числами в системе счисления с основанием р ,- 2.Формула изобретения1. Арифметико-логическое устройство, содержащее матрицы элементов И и группы элементов ИЛИ, причем входы устройства подключены ко входам элементов ИЛИ первой и второй групп, первые группы выходов первой и второй групп элементов ИЛИ соединены с перг вой и второй группами входов первой матрицы элементов И соответственно, вторые группы выходов первой и второй групп элементов ИЛИ соединены с первой и второй группами входов второй матрицы элементов И, выходы третьО ей матрицы элементов И подключены к выходам устройства, о т л и ч а ю щ е е с я тем, что, с целью расширения функциональных возможностей устройства, заключающегося в воэможности выполнения логических операций Ии ИЛИ, помимо операции суммированияпо модулю, в устройство введены дваблока коррекции и два логических коммутатора, управляющие входы которыхподключены к первому, второму и треть.ему управляющим входам устройства,выходы первого и второго логическихкоммутаторов соединены с первой ивторой группами входов третьей матрицы элементов И соответственно, а входы первого и второго логических коммутаторов подключены к выходам соответственно первой матрицы элементовИ, первого блока коррекции и второйматрицы элементоз И, второго блокакоррекции, входы первого блока коррекции подключены к выходам первых групппервой и второй групп элементов ИЛИДвходы второго блока коррекции подключены к выходам вторыхгрупп первой ивторой групп элементов ИЛИ.2. Устройство по п, 1, о т л ич а. ю щ е е с я тем, что каждыйблок коррекции выполнен на элементахИ и И-ИЕ, входы которых соединены совходами соответствующего разряда блока коррекции, а выходы подключены квыходам блока коррекции,Источники инФормации,принятые во внимание при экспертизеДроздов Е.А, и др. Электронныевычислительные машины единой системы,М., "Машиностроение", с. 214, рис.6,4.2, Процессор Е. -1020. Под ред.А.Ларионова, М., "Статистика", 1975,с. 68, рис. 6.1,3. Авторское свидетельство СССР7 352276, кл. 0 057/50, 1970842793 Тираж 745 осударственного колам изобретений и о Москва, Ж, Раучас аз 5102/б ВИИодписное иитета СССРткрытийкая наб.,113035 ПП "Патент", г. Ужгород, ул, Проектна Фил Составитель В,Березкин Редактор И,ковальчук техред и, Асталош корректор Г.назаров