Управляемый арифметический модуль

Союз Соевтскнк Социалистических авспублииОП ИСАНИЕИЗОБРЕТЕНИЯК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(22) Заявлено 101178 (21) 2682 6 б 1/18-2 4 151) М с присоединением заявки Ио(23) Приоритет С 06 Р 7/38 Государственный комитет СССР по делам изобретений и открытийОпубликовано 070281. Бюллетень М 5 Дата опубликования описания 10,02.81(54) УПРАВЛЯЕМЫИ АРИФМЕТИЧЕСКИЙ МОДУЛЬ Изобретение относится к вычислительной технике и может использоваться при построении различных узлов и устройств ЭВМ.Известен управляемый арифметический модуль, содержащий триггер, элементы И,ИЛИ и НЕ, управляющие и информационные входы и выходы, и предназначенный для арифметической и логической обработки двоичных чисел, их хранения и сдвигов 1 .Однако функциональная ограниченность и сложность этого устройства не позволяют реализовать в нем выполнение операций над обратными кодамиоперандов.Наиболее близким техническим решением к изобрете нию является управляемый арифметический модульсодержащий элементы И, ИЛИ,триггер, причем первые входы первого и второго элементов И соединены между собой и являются входом переноса модуля, первый вход третьего элемента И соединен с вторым входом второго элемента И, а второй вход третьего элемента И является входом управления сложением модуля, выходы первого и второго элементов И соединены с входами элемента ИЛИ, выход которого является выходом переноса модуля Г 21 .Модуль содержит кроме того элементы НЕ,Целью изобретения является расширение функциональных возможностей засчет выполнения сложения чисел в обратном коде.Достигается это тем, что в модульвведены два коммутатора и два элемента равнозначность, причем управляющиевходы первого коммутатора, первые входы первого и второго элементов равнозначность, информационные входывторого коммутатора являются управ 15 ляющими входами модуля, информационные входы первого коммутатора являются информационными входами модуля,вторые входы первого и второго элементов равнозначность соединенных20 соответственно с выходом первого коммутатора и с выходом триггера, выход которого является выходом модуля,выходы первого и второго элементовравнозначность соединены с первым итретьим входами второго элемента Ии с управляющими входами второго коммутатора, выход которого подключенк второму входу первого элемента И,а его выход подключен к входу триггера, стробирующий вход втсрс,го ог802961 0 0 0 0 О 1 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 1 1 1 1 0 0 0 О 0 0 0 1 0 0 О 0 0 0 1 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 ф 1 0 1 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 О 0 1 0 0 0 0 0 0 1 1 1 0 0 0 0 0 1 1 0 1 0 0 О 0 0 0 0 1 1 0 0 0 0 0 1 1 0 0 О 0 О 0 0 1 1 0 0 0 0 0 0 0 0 0 1 1 0 1 0 0 0 0 1 1 0 0 0 1 0 0 0 1 1 О 0 0 0 1 1 1 1 0 0 1 0 0 О 1 1 1 0 0 1 О 0 1 1 О 0 1 1 00 1 О О 1О О О О 0 1 О 1 О 0 О 0 0 1 0 1 0 О Запись Х Запись Х Инвертирование 5 Х 95 Х У 5 Х ч 5 Х /5 ХВс 5 Х 8 с 5 Х 8 с 5 Х 8 с 5 Х 95 Х 5 Х ЩБ Х ЯВ Сдвиг вправоСдвиг влево Х +5 Х +5 Х +5Х +%Запись фО"Запись "1" мутатора соединен с четвертым входомтретьего элемента И и является входом модуля.Устройство представлено на чертеже.Оно содержит коммутаторы 1 и 2,элемент ИЛИ 3, триггер 4, элементыИ 5, б и 7, элементы равнозначностиВи 9.Выход первого коммутатора обозначен цифрой 10, информационные входымодуля 11-14, выход модуля 15, выходпереноса 16, управляющие входы модуля 17-26.управляемый арифметический модульработает следующим образом. На информационные входы 11-14 устройства подаются сигналы с выхода старшего разряда 5, , с выхода младшего разряда 5. , разряд операнда х переносиз младшего разряда Р, ; С выходамодуля 15 снимается сигнал 5 результата операции или хранимого операнда,а с выхода 16 - сигнал перекоса Р1из данного разряда,Сигналы О и О на входах 17 и 18модуля управляют прохождением сигиа- ялов 5; , х., 5на вход модуля дляих последующей обработки. Сигнал ОЗ, подаваемый на вход 19модуля, управляет .инвертированиемсигналов, снимаемых с выхода коммутатора 1, при этом, если Оз = 1, тосигнал не инвертируется, а если ОЗ=0,то инвертируется,Сигнал О на входе 20 модуля разрешает формирование сигнала переноса Р;,Сигналы 04 - ОВ, подаваемые науправляющие входы модуля 21-24 определяют логическую, функцию двух переменных, реализуемую с помощью коммутатора 2 и соответствующую выполняемой в устройстве операции.Сигнал О на входе 25 модуля уп 9равляет инвертированием сигнала 5при его подаче на вход коммутатора 2в качестве сигнала 1-го операнда.Схема модуля при выполнении любойиз функций, определяемой сигналаминастройки О - О 9, работает лишь приподаче на уйравляющий вход модуля 26импульсного сигнала пуска. Функциональные возможности управляемого арифметического модуля и соответствующие коды настройки представлены в таблице.Тираж 756 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Заказ 10625/62 филиал ППП "Патент", г. Ужгород, ул, Проектная, 4 Управляемый арифметический модуль, содержащий элементы И, ИЛИ, триггер, причем первые входы первого и второго элементов И соединены между собой и являются входом переноса модуля, первый вход третьего элемента И соеди нен с вторым входом второго элемента И, а второй вход третьего элемента И является входом управления сложением модуля, выходы первого и второго элементов И соединены с входами элемента ИЛИ, выход которого является выходом переноса модуля, о т л и - ч а ю щ и й с я тем, что, с целью расширения функциональных возможнос тей эа счет реализации сложения чисел в обратном коде, в него введены два коммутатора и два элемента "равнозначность", причем управляющие входы первого коммутатора, первые входы 2 О первого и второго элементов "равно-.значность", информационные входы второго коммутатора являются управляющими входами модуля, информационные входы первого коммутатора являются информационными входами модуля,вторые входы первого и второго элементов фравнозначность" соединенысоответственно с выходом первого коммутатора и с выходом триггера, выход которого является выходом модуля,выходы первого и второго элементов"равнозначность" соединены с первыми третьим входами второго элемента Ии с управляющими вхоцами второгокоммутатора, выход которого подключен к второму входу первого элемента И, выход которого подключен квходу триггера, стробирующий входвторого коммутатора соединен с четвертым входом третьего элемента Ии является входом модуля.Источники информации,принятые во внимание при экспертизе1. Авторское свидетельство СССРУ 265565, кл. 0 06 Г 7/50, 19702. Авторское свидетельство СССРР 487387, кл. 0 06 Г 7/50, 1975.