Устройство для прямого и обратного преобразования чисел из кода системы остаточных классов в двоичный код

СОЮЗ СОВЕТСКИХасцюлааепукРЕСПУБЛИК 6 Г 5/02 ГОСУДАРС ПО ДЕЛА ВЕННЫЙ НОМИТЕТ СССРИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1. Авторское свидетельство СССР У 574714, кл. 6 06 Г 5/00, 1974.2. Авторское свидетельство СССР В 756401, кл. 6 06 Р 5/02, 1976 (прототип).(54)(57) УСТРОЙСТВО ДЛЯ ПРЯМОГО И ОБРАТНОГО ПРЕОБРАЗОВАНИЯ ЧИСЕЛ ИЗ КОДА СИСТЕМЫ ОСТАТОЧНЫХ КЛАССОВ В ДВОИЧНЫЙ КОД, содеркащее (6+1) счетчиков, (и+1) деаифраторов нуля, два элемента И, два триггере н переключатель, причем входы дешифраторов нуля соединены с выходами соответствующих счетчиков, единичный выход первого триггера подключен к первому входу первого элемента И, второй вход которого соединен с тактовым входом устройства, а выход подключен к дервви входам счетчиков, выход второго элемента И подключен к первому входу дереключателя, к второму входу которого подклк- чен выход первого деаифратора нуля, выход переключателя соединен с нулевым входом первого триггера, единичный вход которого соединен с входом.,801089573 А пуска устройства, выходы деаифраторовнуля с второго по"й подключены квходам второго элемента И,. нулевойи единичный входы второго триггераподключены к входам управления переводом в,двоичный код и обратно устройства соответственно,нулевой выход второго триггера подключен к входам управления слоаением первого счетчика и вычитанием счетчиков с второго по (о+1)-й, единичный выход второго триггера поднлючен к входам упранления вычитанием первого счетчика нсложением счетчиков с второго по(1+1)-й, о т л и ч а ю щ е е с ятем, что, с целью ловынения быстродействия устройства, оно содеркит третий и четвертый элементы И, причемвходы с первого по третий третьегоэлемента И соединены соответственнос единичным выходом первого триггера,тактовым входом устройства и прямьивыходок четвертого элемента И, инверсный выход которого подключен ктретьему входу первого элемента И,выход третьего элемента И подключенк вторым входам счетчиков с первогопо п-й, первый и второй входы четвертого элемента И соединены соответственно с нулевым выходок второго триггера и выходом (ь+1)-го девифратораНУЛЯеИзобретение относится к вычислительной технике и может быть использовано в цифровых вычислительныхустройствах для перевода чисел из двоичной позиционной системы счисления 5в. систему остаточных классов и обратно.Известно устройство для прямогои обратного преобразования чиселиз кода системы остаточных классовв двоичный код, содержащее приемныерегистры, накапливающие счетчики,суммирующие по модулю счетчики, коммутирующие элементы 13.Недостаток указанного устройствазаключается в значительном обьемеоборудования, предназначенного дляпреобразования чисел.Наиболее близким к предлагаемомуявляется устройство для прямого иобратного преобразования чисел нзкода системы остаточных классов вдвоичный код, содержащее (п+1) счетчик, (в+1) дешифратор нуля, два элемента И, два триггера и переключатель, причем единичный выход первоготриггера подключен к первому входупервого элемента И, второй вход которого соединен с тактовой шинойустройства, а выход соединен с так- З 0товой шиной устройства, выход подключен к входам счетчиков, выход второго элемента И подключен к первомувходу переключателя, выход которогосоединен с нулевым входом первого дтриггера, едирчныйвыход которогосоединен с входом пуска устройства,входы дешифраторов нуля соединеныс выходами соответствующих счетчиков,выходы дешифраторов нуля подключены 40к входам второго элемента И, а выходЬ+1)-го дешифратора нуля соединенс вторым входом переключателя, нулевой и единичный входы второго триггера подключены к первой и второй 45управляющим шинам устройства соответственно, нулевой выход второго триггера подключен к входу управлениясложением п первых счетчиков и входу1. управления вычитанием (в+1)-го счетчика, единичный выход второго триг.гера подключен к входу управлениявычитанием первых счетчиков и входууправления сложением (П+1)-го счет-чика 23.5Недостатком известного устройства .является сравнительно низкое быстро:действие. Цель изобретения - повышение быстродействия устройства путем повышения скорости преобразования чисел из кода системы остаточных классов в двоичную позиционную систему. Поставленная цель достигается тем, что устройство для прямого и обратного преобразования чисел из кода системы остаточных классов в двоичный код, содержащее Ь+1) счетчиков, (и+1) дешифраторов нуля, два элемента И, два триггера и.переключатель, причем входы дешифраторов нуля соединены с выходами соответствующих счетчиков, единичный выход первого триггера подключен к первому входу первого элемента И, второй вход которого соединен с тактовым входом устройства, а выход подключен к первым входам счетчиков, выход второго элемента И подключен к первому входу переключателя, к второму входу которого подключен выход первого дешифратора нуля, выход переключателя соединен с нулевым входом первого триггера, единичный вход которого соединен с входом пуска устройства, выходы дешифраторов нуляс второго по о-й подключены к входам второго элемента И, нулевой и единичный входы второго триггера подключены к входам управления переводом в двоич" ный код и обратно устройства соответственно, нулевой выход второго триггера подкювочен к входам управления сложением первого счетчика и вычитавием счетчиков с второго по (о+1)-й, единичный выход второго триггера подключен к входам управления вычитанием первого счетчика и сложением счетчи" ков с второго по (о+1)-й, выходы счетчиков соединены с входами соответствующих дешифраторов нуля, содержит третий и четвертый элементы И, причем входы с первого по третий третьего элемента И соединены соответственно с единичным выходом первого триггера, тактовым входом устройства и прямымвыходом четвертого элемента И, инверсный выход которого подключен к третьему входу первого элемента И, выход третьего элемента И подключен к вторым входам счетчиков с первого по и й, первый и второй входы четвертого элемента И соединены соответственно с нулевым выходом второго триггера и выходом (и+1)-го дешифраторануля.На чертеже представлена схемаустройства для прямого и обратногопреобразования чисел из кода системыостаточных классов в двоичный код.Устройство.для прямого и обратно, го преобразования чисел из кода системы остаточных классов в двоичныйкод содержит триггер 1, первый счетчик 2, счетчики 3 с второго по(и+1)-й, дешифраторы 4 нуля, переключатель 5, триггер 6, элементы И 7 - 10, тактовый вход 11,вход 12 пуска, управляющий вход преобразования числа из двоичного ко. да 13, управляющий вход 14 преобразования числа в двоичный код.Счетчики 3 осуществляют счет помодулю соответствующего основаниясистемы остаточных классов. Сигналына вторых входах счетчиков 2 и 320вызывают изменение их содержимого навеличину, равную наименьшему основанию системы остаточных классов.Устройство для прямого и обратногопреобразования чисел из кода системы остаточных классов в двоичный кодработает следующим образом,В режиме преобразования в код сис-,темы остаточных классов сигнал подаЭОется на вход 13, переключатель 5устанавливается в первое положение,число в двоичном коде записано всчетчике 2, счетчики 3 обнулены.Триггер 1 в единичном состоянии,и сигнал с его единичного выхода под" -5готавливает счетчик 2 к работе в режиме "Вычитание", а счетчики 3 - кработе в режиме "Сложение". Сигналс нулевого выхода триггера 1 вырабатывает нулевой сигнал на единичном. выходе элемента И 10 и единичный сиг"нал на нулевом выходе элемента И 1 О.По сигналу, приходящему по входу 12пуска на единичный вход триггера 6,он устанавливается в единичное сос 45тояние.и сигналом со своего единичного выхода открывает элемент И 7 попервому входу, на третий вход которого поступает единичный сигнал с нулевого выхода элемента И 10 На второй вход элемента И 7 по тактовомувходу 11 поступают тактовые импульсы, которые, пройдя через элемент И 7, производят постепенноевычитание единицы в счетчике 2 и 51одновременно производят заполнениепо единице счетчиков 3. В моментобнуления счетчика 2 срабатывает первый дешифратор 4 нуля, сигнал с выхода которого, пройдя через переключатель 5, переводит триггер 6 в нулевое состояние. При этом прекращается поступление тактовых импульсов через элемент И 7. В счетчиках 3 зарегистрирован код системы остаточных классов, соответствующий двоичному коду, первоначально записанному в счетчике 2.В режиме преобразования в двоичный код сигнал подается на вход .14, переключатель 5 устанавливается во второе положение, число в коде системы остаточных классов записано в счетчиках 3, причем (Ь+1)-й счетчик 3 имеет наименьший модуль. Счетчик 2 обнулен.Происходит переключение триггера 1 в нулевое состояние, сигнал с его нулевого выхода подготавливает счет" чик 2 к работе в режиме "Сложение", счетчики 3 - к работе в режиме "Вычитание", а элемент И 10 " к работе в зависимости от значения выходного сигнала (и+1)-го дешифратора 4 нуля. По сигналу, приходящему по входу 12 пуска, триггер 6 устанавливается в единичное состояние и разрешает про-,ф хождение тактовых импульсов через элемент И 7 либо элемент И 9 на входы счетчиков 2 и 3. Если значение (и+1)-го счетчика 3 не равно нулю, то нулевой сигнал выхода (0+1)-го дешифратора 4 нуля, пройдя через элемент И 10, откроет по третьему входу элемент И 7 и закроет по третьему входу элемент И 9. Тактовые импульсы, пройдя через элемент И 7, гроизводят постоянное заполнение по единице счетчика 2 и одновременно вычитание по единице из счетчиков 3. Так будет до тех пор, пока содержимое (п+1)-го счетчика 3 не станет равным нулю. Как только (и+1)-й счетчик 3 станет равным нулю, срабатывает (и+1)-й дешифратор 4 нуля, сигнал с которого, пройдя через элемент И 10, закроет элемент И 7 и откроет по третьему входу элемент И 9. Тактовые импульсы, пройдя через элемент И 9, производят постепенное увеличение счетчика 2 на константу равную модулю (и+1)-го счетчика 3 и одновременно вычитание той же константы из всех счетчиков 3, кроме (и+1)-го.В момент обнуления всех счетчиков 3 срабатывают дешифраторы 4 нуля, сигналы с выходов которых, поступая957.3Ьпреобразование числа из кода системыостаточных классов в двоичную позиционную систему.в прототипе происходитза К тактов, где Й равно двоичной 5 позиционному числу, а в предлагаемомустройстве - за (й),оа Рю(+ -йтактов,юп 108Подписно омитета СССР ий и открытий я наб д. 4/ Филиал ППП "Патент", г.ущгород, ул,Проектная,на выходы элемента И 8, вырабатывают на его выходе сигнал, который, пройдя через переключатель 5 на нулевой вход триггера 6, переводит его в нулевое состояние и прекращает тем самым поступление тактовых импульсов на входы счетчиков 2 и 3 через элементы И 7 или И 9, В счетчике 2 при этом регистрируется двоичный код преобразованного числа.Изобретение обладает больщим быстродействием, чем прототип, так как Таким образом, быстродействие предлагаемого устройства прн преобразовании числа в двоичную позиционную систему существенно выще.