Преобразователь параллельного кода в последовательный

СОЮЗ СОВЕ.ГСКИХ69 ВЦИОФЕВ/аРЕСПУБЛИК За С 0 Й СССРПИСАНИЕ ИЗОБРЕТЕНИЯ ВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСУВЕККЫ ПО ДЕЛАМ ИЗОБРЕ КОМИТЕТКИЙ И с, д(56) 1, Авторское свидетельство СССР 9 217712, кл. 0 06 Р 5/04, 1967 с .2. Авторское свидетельство СССР В 855651, кл. 0 06 Р 5/04, 1979 (прототип).(54)(57) ПРЕОВРАЗОВАТЕЛЬ ПАРАЛЛЕЛЬ.НОГО КОДА В ПОСЛЕДОВАТЕЛЬНЫЙ, содержащий группу регистров. сдвига, ин,формационные входы которых подключены к информационному входу цреообразователя, вход адреса которого через дешифратор соединен с адресньии входами регистров сдвига группы, элементы И, о т л и ч а ю щ й,йс я тем, что, с целью повышения 80.1075253 Абыстродействия преобразования, в не го введены триггеры адреса, выход;ной элемент ИЛИ,. а регистры .:двига группы соединены последовательно, причем выходы дешифратора соединены 1 соответственно с единичными входа;ми триггеров адреса, нулевые входы :которых подключены к входу обнуления преобразователя, а единичные ,выходы - к первым входам соответст :вующих элементов И, выходы которых через выходной элемент ИЛИ соединены с выходом преобразователя, вто рые входы элементов И подключены к выходам соответствующих регистров сдвига группы, а третьи входы объединены и подключены к входу синх- Я , ронизации преобразователя, соеди" , ненного со сдвиговымн входами ре, гистров сдвига группы.С:30 Недостатками известного устройства являются относительно низкое быстродействие;, вызванное тем, что преобразование информации ведется обязательно со всей группы регистров сдвига (от первого до пос.леднего), кроме того, оно не позволяет производить преобразование информации, начиная с любого регистра сдвига. Быстродействие снижаеттакже необходимость подачи адресных посылок, количество которых равно числу регистров сдвига. кроме 60 того, устройство имеет довольно сложную схему, вызванную применением регистра управления, входного счетчика, счетчика управления и коммутатора, что снижает также пока Изобретение относится к автоматике и вычислительной технике и предназначено для использования в различного типа счетно-решающих устройствах; системах и приборах автоматического контроля и регули рования, а также в других устройствах, осуществляющих преобразование дискретной информации.Известен преобразователь параллельного кода в последовательный, содержащий регистр хранения (сдвиговый регистр), элементы И, подключенные к выходу устройства и к регистрам сдвига 1.Недостатком его является относительно низкое быстродействие и невозможность использования при боль. шой частоте обмена информационными словами, вызванная применением распределенных по нескольким шинам импульсов и необходимостью применения подготовительных сигналов.Наиболее близким к предлагаемому преобразователю является преобразователь параллельного кода в последовательный, содержащий группу регистров сдвига, информационные входы которых подключены к информациойному входу преобразователя, вход адреса которого через дешифратор соединен с адресными входами регистров сдвига, элементы И, выходной элемент И, дешифратор, регистр; управления, входной счетчик, счетчик. управления и коммутатор, причем выходы старших разрядов всех 35 регистров сдвига .через коммутатор соединен с выходным Элементом И, вход синхроимпульсов через входной счетчик и элемент И соединен со счетчиком и регистром управления, 40 выходы которых соответственно соединены с входами коммутатора и че-рез группу элементов И с входами регистров сдвига, а сброс - с соот ветствующими входами счетчика и ре гистра управления, а также входного счетчика 2 3. затели надежности. Надежность уменьшается также из-за необходимости установки на регистре управления начальных условий в первом разряде.Целью изобретения является повышение быстродействия преобразования и надежности.Поставленная цель достигается тем, что в преобразователь параллельного кода в последовательный, содержащий группу регистров сдвига, информационные входы которых подключены к информационному входу преобразователя, вход адреса которого через дешифратор соединен с адресными входами регистров сдвига группы, элементы И, введены триггеры адреса выходной элемент ИЛИ, а регистры сдвига группы соединены последовательно; причемвыходы дешифратора соединены соответственно с единичными входами триггеров адреса, нулевые входы которых подключены к входу обнуления преобразователя, а единичные выходы - к первым входам соответствующих элементов И, выходы которых через выходной элемент ИЛИ соединены с выходом преобразователя, вторые входы элементов И подключены к выходам соответствующих регистров сдвига группы, а третьи входы объединены и .подключены к,входу синхронизации преобразователя, соединенного со сдвиговыми входами регистров сдвига группы.На чертеже представлена функциональная схема преобразователя. Преобразователь содержит. регистры 11 сдвига, дешифратор 2, триггеры 3":3-: адреса (количество которыя равно количеству регистров сдвига), элементы И 44, выходной элемент ИЛИ 5, информационный. вход б преобразователя, вход 7 адреса, вход 8 обнуления, вход 9 синхронизации, выход 10 преобразователя.Устройство для преобразования параллельного кода в последователь" ный работает следующим образом.Через вход б подается параллельный код, который необходимо преобразовать в последовательный, а через вход 7 на дешифратор 2 подается адрес. Расшифрованный дешифратором 2 адрес производит запись информации в регистры 1-.1 и одновременно устанавливает соответствующий данному адресу триггер ЗтЗк адреса в состояние 1 ф. Триггеры 3-3; адреса перед посылкой адреса устанавливаются в состояние "О" сигналом по входу 8.Таким образом, массив информации,подлежащий преобразованию, записывается в регистры 1 1 сигналами с дешифратора 2. Одновременно дешифратор 2, устанавливая в состояние "1" соответствующий триггер 3-З вующая адресу А. Аналогичным обраарреса, открывает этим соответствую- зом при подаче адреса, следующегощий элемент И 3-.3. за А, например А, открываетсяСинхроимпульсы через вход 9 посту- соответствующий этому адресу тригпают на сдвиговые входы регистров гер адреса,. а поскольку регистры1-1, продвигая в них записаннуюсдвига соединены последовательно,с входа 6 информацию. Сдвиг информа- то при открывании соответствующегоции производится задним фронтом. Од- А элемента И через выходной эленовременно синхроимпульсы стробиру- мент ИЛИ 5 при поступлении синхро"ют элементы И 4-4 импульсов будет, проходить последо 1При подаче адреса А. устанавлива вательно информация с регистровется в состояние "1" триггер 3 ад- сдвига, соответствующих адресамиреса, открывая элемент И 4,. В этом .А, А. ,. А,. Аналогично можнослучае информация, записанная в ре- производить сдвиг информации негистры 1-1 сдвига, сдвигается синх- ; .только серией (например, посылки,роимпульсами и проходит через эле соответствующие последовательномумент И 4, поступая на выходной эле" прохождению на выход пачек информамент ИЛИ 5, а затем на выход 10 ций, соответствующей А, А, Апреобразователя, Сдвиг информации Ап или А, А.А илипроисходит как в регистре 1 сдвига, А А), но и только по адретак и в регистре 1 сдвига, кото" п сам А), или А, или А, или А.рые включены последовательно, до Таким образом, предлагаемый преполной выдачи информации со всего образователь может начинать преобустройства. Перед подачей последую- разование записанного массива инщей посылки информации на вход 8 формации как начиная с любого адреобнуления подается сигнал сброса, 25 са до последнего, так и по адресам.устанавливающий триггеры 3-3, ад- . Это повышает быстродействие на вереса в состояние "0", вследствие личину к, которая равначего все элементы И закрываются. А,При подаче адреса А устанавливает- А;ся в состояние "1" триггер 3 адре 30где А - максиМальное количество адса, открывая соответствующий эле- ресо в ( регистров ),мент И 4. В этом случае синхроим- А - адрес, с которого необхопульсы сдвигают информацию как в димо начинать преобразоварегистре 1, так и в регистре 1(. Одние.нако поскольку триггер 3 адреса Кроме того, за счет упрощенияустановлен сигналом обнуления в З 5 схемы (исключены входной счетчик,состояние "0" (т.е. соответствую. счетчик управления, регистр управщий ему элемент И 4 П закрыт), ин- ления и коммутатор) повышается наформация проходит на выходной эле- дежность (на порядок и более), амент ИЛИ 5 только через элемент возможность начинать работу с любоИ 4 с регистра 1. Таким образом, 40 го адреса позволяет расширить функв этом случае на выход 10 будет циональные воэможности преобраэовавыдаваться информация, соответст- теля.1075253 Составитель В, РедченкоРедактор Р. Цицика Техред В,далекорей Корректор,А Тяс илиал ПП Проектная 499/42 ВНИИП по 3035, Тираж 699Государственного комитетелам изобретений и открысква, Ж, Раушская набеюфПатентф г. Ужгород у ПодписноеСССРйд 4/5