Преобразователь последовательного двоичного кода в параллельный двоично-десятичный код

"юъ.3 с;1 фгс ОПИСАНИЕ ИЗОБРЕТЕК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ оле видетельГ 5/02,детельстР 5/04,ОСУДАРСТЭЕННЫЙ КОМИТЕТ СССРО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) 1Авторское с ство СССР 9 225551, кл. 6 06 1969.2. Авторское сви во СССР Р 562814, кл. 6 06 1972 (прототип) .( 54 ) ( 57 ) 1 . ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО ДВОИЧНОГО КОДА В ПАРАЛЛЕЛЬНЫЙ ДВОИЧНО-ДЕСЯТИЧНЫЙ КОД, содержащий элемент запрета, генератор импульсов, блок выделения младшего разряда, прямой информационный выход которого соединен с входом пуска генератора импульсов и с запрещающим входом элемента запрета, тактовый вход которого является тактовым входом преобразователя, выходной регистр, состоящий из тетрад, вход первого разряда первой тетрады которого соединен с инверсным информационным выходом блока выделения младшего разряда, вход которого является информационньм входом преобразователя, выходы которого являются выходами выходного регистра, дешифратор эквивалентов, счетчик повторений и счетчик двоичных разрядов, счетный вход которого соединен с выходом элемента запрета, управляющий вход - с входом начала кода преобразователя, а группа выходов старших разрядов счетчика двоичных разрядов соединена с группой входов дешифратора эквивалентов, о т - л и ч а ю щ и й с я тем., что, с целью повышения его быстродействия, в него введены группа суммирующих тетрад, группа блоков десятичной коррекции, группа элементов ИЛИ, дешифратор нуля и дешифратор повторений, входы которого соединены с выходами младших разрядов счетчикадвоичных разрядов, а выходы соединены с информационными входами счетчика повторений, выходы которогосоединены с входами дешифратора нуля, выход которого соединен с управляющим входом генератора импульсов,выход которого соединен со счетнымвходом счетчика повторений и стактовыми входами тетрад выходногорегистра, информационные входы младших разрядов которых соединены с выходами младших разрядов соответствующих суммирующих тетрад группы,кроме первой, а входы старших разрядов всех тетрад выходного регистра соединены с разрядными выходамисоответствующих блоков десятичнойкоррекции группы, выход переноса-го блока десятичной коррекциигруппы ( 1 = 1-)(, где. - число десятичных разрядов) соединен с входом переноса (1+1)-ой суммирующейтетрады группы, выходы второго и третьего разрядов и выход переноса ко"торой соединены с входами соответствующих разрядов ( +1)-го блока десятичной коррекции группы, входтретьего разряда которого соединенс выходом 1 -го элемента ИЛИ группы,входы которого соединены с выходомчетвертого разряда и выходом переноса ( +1)-ой суммирующей тетрады груп.пы, первый вход которой соединен ссоответствующим выходом дешифратораэквивалентов, вторые входы всех суммирующих тетрад группы, кроме первой, соединены с выходами соответствующих тетрад выходного регистра, вы.ходы первой тетрады выходного ре-.гистра соединены с разрядными входами первой суммирующей тетрадыгруппы, вход переноса которой соединен со стробирующим выходом блока выцеления младшегоразряда.1084780 30 2, Преобразователь по п.1, .о т л и ч а ю щ и й с я тем, что блок десятичной коррекции содержит четырехразрядный сумматор, элемент И и элемент НЕ, выход которого соединен с первым входом элемента И, второй вход которого соединен с выходом третьего разряда четырехраэрядного сумматора, выход четвертого разряда которого соединен с входом элемента НЕ, а выход переноса четырехразрядного сумматора является выходом переноса блока десятичной коррекции и соединен с входом переноса четырехраэрядного сумматора, выход первого разряда которого, выход элемента И и выход четвертого разряда четырехразрядИзобретение относится к вычислительной технике и предназначено для преобразования последовательного ,двоичного кода, поступающего младшими разрядами вперед, в параллельный 5 двоично-десятичный.известен преобразователь после- %вательного двоичного кода в двоич-. н -десятичный,содержащий счетчик двоичных разрядов последовательного кода, старшие два разряда которого сбединены с одним из входов дешифратора, генератор тактовых импульсов, выход которого соединен с входами счетчика весовых эквивалентов, выходы разрядов которого соединены с другими входами дешифратора, а его выходы подключены к соответствующим входам тетрад вЫходного регистра 1.Недостатки этого преобразователя заключаются в отсутствии возможности одновременного получения на выходе устройства всего преобразованного числа, многократном повторении поступления на вход устройства последовательного двоичного кода, наличии схем сравнения десятков и схем вычитания, для управления ко 3- торыми требуезся дополнительная аппаратура. Наиболее близким к предлагаемому по технической сущности и схем- ному построению является преобра- зователь последовательного двоичного кода в параллельный двоично-десятичный, содержащий блок выделения младшего разряда, выход которого сое динен с входом генератора импульсов, с входом первого разряда младшей тетрадывыходного регистра, с входомэлемента запрета, выход кото ного сумматора являются разряднымивыходами блока десятичной коррекции, входы трех младших разрядовкоторого являются первыми входамь,.второго, третьего и четвертого раэ"рядов четырехразрядного сумматорасоответственно, второй вход четвертого разряда четырехразрядного сумматора является входом четвертогоразряда блока десятичной коррекции,первый вход первого разряда четырех"разрядного сумматора соединен с входом первого разряда блока десятичнойкоррекции, вход четвертого разрядкоторого соединен с вторыми входами второго и третьего разрядов четырехразрядного сумматора. рого соединен с входом счетчика двоичных разрядов последовательного кода, выходной регистр и дешифратор эквивалентовВ известном устройстве суммирование десятичных эквивалентов преобразуемого двоичного кода осуществляется методом накопления десятичных эквивалентов двоичного кода на тетрадах выходного регистра, т.е. путем пересчета разнесенных во време. ни десятичных эквивалентов двоичного числа выходным регистром, который является двоично-десятичным счетчиком. для этого в устройство введен счетчик эквивалентов, а дешифратор эквивалентов кроме функции формирования десятичных. эквивалентов выполняет Функцию разнесения их во времени 2 .Недостаток известного преобразователя состоит в относительно низком быстродействииЦелью изобретения является повышение быстродействия преобразователя. Поставленная цель достигается тем, что в преобразователь послеповательного двоичного кода в параллельный двоично-десятичный код, содержащий элемент запрета, генератор импульсов, блок выделения младшего разряда, прямой информационный выход которого соединен с входом пуска генератора импульсов и с запрещающим входом элемента запрета, тактовый вход которого является тактовым входом преобразователя, выходной регистр, состоящий из тетрад, вход первого разряда первой тетрады которого соединен с инверсным информационным выходом блока выделения младшего разряда, вход которого является информационным входом преобразователя, выходы которого. являются выходами выходного регистра, дешифратор эквивалентов, счетчик повторений и счетчик двоичных разрядов, счетный вход которого соединен с выходом элемента запрета, управляющий вход - с входом начала кода преобразователя, а группа выходов старших разрядов счетчика двоичных разрядов соединена с группой входов дешифратора эквивалентов, дополнительно введены группа суммирующих тетрад, группа блоков 15 десятичной коррекции, группа элементов ИЛИ, дешифратор нуля и дешифратор повторений, входы которого соединены с выходами младших разрядов, а выходы соединены с информационными входами счетчика повторений, выходы которого соединены с входами дешифратора нуля, выход которого соединен с управляющим входом генератора импульсов, выход которого 25 соединен со счетным входом счетчика повторений и с тактовыми входами тетрад выходного регистра, информационные входы младших разрядов которых соединены с выходами младших разрядов соответствующих суммирующих тетрад группы, кроме первой, а входы старших разрядов всех тетрад выходного регистра соединены с разрядными выходами соответствующих блоков десятичной коррекции группы, выход переноса 1 -го блока десятичной коррекции группы=1-1, где )( - число десятичных разрядов) соеди нен с входом переноса+1) -ой сум мирующей тетрады группы, выходы 40 второго и третьего разрядов и выход переноса которой соединены с. входами соответствующих разрядов +1)-го блока десятичной коррекции группы, вход третьего разряда кото- . 45 рого соединен с выходом-го элемента ИЛИ группы, входы которого соединены с выходом четвертого разряда и выходом переноса ( +1)-ой суммирующей тетрады группы, пер вый вход которой соединен с со.ответствующим выходом дешифратора эквивалентов, вторые входы всех суммирующих тетрад группы, кроме первой, соединены с выходами соответствующих тетрад.выходного регистра, выходы первой тетрады выходного регистра соединены с разрядными входами первой суммирующей тетрады группы, вход переноса которой соединен со стробирующим выходом блока выделения младшего разряда.Блок десятичной коррекции содер- жит четырехразрядный сумматор,элемент И и элемент НЕ, выход кото рого соединен с первым входом эле мента И, второй вход которого соединен с выходом третьего разряда четырехразрядного сумматора, выход четвертого разряда которого соединен с входом элемента НЕ, а выход переноса четырехразрядного сумматора является выходомопереноса блока десятичной коррекции и соединен с входом переноса четырехразрядного сумматора, выход первого разряда которого,.выход элемента и и выход четвертого. разряда четырехразрядного сумматора являются разрядными выходами блока десятичной коррекции, входы трех младших разрядов которого являются первыми входами второго, третьего и четвертого разрядов четырехразрядного сумматора соответственно, второй вход четвертого разряда четырехразрядного сумматора является входом четвертого разряда блока десятичной коррекции, первый вход первого разряда четырех- разрядного сумматора соединен с входом первого разряда блока: десятичной коррекции, вход четвертого разряда которого соединен с вторыми входами второго и третьего разрядов четырехразрядного сумматора.На фиг.1 представлена блок-схема предлагаемого преобразователя; на фиг,2 - функциональная схема двух тетрад преобразователя; на фиг.3 функциональная схема дешифратора эквивалентов.Преобразователь содержит блок 1 выделения младшего разряда, выход которого соединен с входом элемента 2 запрета и входом генератора 3 импульсов, счетчик 4 двоичных разрядов, предназначенный для подсчета тактовых импульсов, сопровождающих разряды двоичного кода. Выходы двух младших разрядов счетчика 4 соединены с входами дешифратора 5 повторений, а выходы:тарших разрядов - с входами дешифратора б эквивалентов. Выходы дешифратора 5 повторений соединены с входами счетчика 7 повторений, работающего на вычитание, выходы которого соединены с входами дешифратора 8 нуля, выход генератора 3 импульсов соединен со счетным входом счетчика 7 и тактовыми входами выходного регистра 9, состоящего из тетрад 10. Регистр 9 является регистром памяти промежуточных сумм и конечного результата преобразования. Выходы тетрад 10 регистра 9 являются выходами преобразователя.Преобразователь содержит суммирующие тетрады 11 и 12, в совокупности образующие группу суммирующих тетрад, а такжегруппу,элементов ИЛИ 13 и группу блоков 14 десятичной коррекции.Блок 14 десятичной коррекции (фиг.2) содержит четырехразрядный Сумматор 15, элемент И 1 б и элемент НЕ 17 причем вход первого, третьего и четвертого разрядов сумматора являются входами блока десятичной, коррек.5 сии с весом(2, 22, 2 З)10 фф соответственно. Выход первого разряда сумматора является выходом блока 14 с весом 210 , выход четвертого разряда сумматора 15 является вы,ходом блока 14 с весом 2 10 ф ф,Выход элемента И является, выходом блока 14 с весом 2 10 , выход переноса сумматора 15 является выходом переноса блока 14 десятичной 15 коррекции с весом 10 щ, где е - номер тетрады преобразователя.Дешифратор б эквивалентов (фиг.З) содержит два элемента ИЛИ 18,и 19 и элементы И 20"22. 20Рассмотрим работу преобразователя при условии, что количество разрядов преобразуемого двоичного числа равно и = 17.Вес 16 двоичных разрядов (2 -2" ) 25 и разложение их йа десятичные эквиваленты приведены в таблице.Максимальное преобразуемое число в данном случае, равное 131071, содержит 7 знаков, т.е. устройство дол 30 жно содержать шесть тетрад преобразования к=6 (единицы, десятки, сотни, единицы тысяч, десятки тысяч, сотни тысяч).Преобразование осуществляется сле 35 дующим образом.Импульс начала кода устанавливает счетчик 4 в нулевое состояние и подготавливает блок 1 для выделения младшего разряда последователь ного двоичного кода. Поступивший на вход блока 1 первый разряд двоичного с весом 2 кода выделяется этим блофком и подается на вход первого разряда младшей тетрады 10 выходного регистра 9, кроме того, сигнал с блока 1 запрещает прохождение через элемент 2 запрета импульса тактовой частоты, сопровождающего разряд (младший) последовательного двоично" го кода, на вход счетчика 4 двоичных 50 разрядов. Тактовые импульсы, сопровождающие второй и последующие разряды двоичногокода, просчитываются счетчиком 1). Дешифратор 5 анализирует состояние двух младших разрядов 55 счетчика 4 н заносит одно иэ значений дешифратора (1,2,4 или 8) в счетчик 7.Кроме того, блок 1 формирует по второму тактовому импульсу строб 60 кода, который в качестве эквивалента2поступает на вход 2 ф 10 суммирующей тетрады 11, с его выхода - на вход .2 10 блока 14 десятичной коррекции ис выхода 65 24 104" последней на информационныйвход второго разряда младшей тетради 10 выходного регистра 9Второй тактовый импульс, сопровождайГщий код, с выхода элемента 2 запрета поступает в счетчик 4, состояние которого анализируется дешифратором,5 и отрабатывается счетчиком 7 повторений.При наличии в преобразуемом двоичном коде единицы второго разрядас весом 2 блок 1 выделяется импульс второго разряда кода, который запускает генератор 3, импуль(ыкоторого просчитываются счетчиком 7,работающим на вычитание.Дешифратор 5 устанавливает счетчик 7 в.состояние 1 ф. После первого импульса генератора на счетчике 7 устанавливается значение, равное Оф, и дешифратор 8 нуля запрещает работу генератора 3 импульсов. Этот же импульс генератора заоносит значение 2,10 во второй разряд младшей тетрады 10 регистра 9.Это значение поступает на второйвход Е 210 суммирующей тетрады 11,она первый вход которой поступаетзначение ф 2 с блока 1. С выходасуюирующей тетрады 11 значение2 ;10 поступает на блок 14 десятич 2 0ной коррекции, с выхода которого.посрпает на информационный вход2 .10 тетрады 10 регистра 9,Третий тактовый импульс, сопровождающий код, просчитывается счетчиком 7, состояние которого анализируется дешифратором 5, который всвою очередь заносит в счетчик 7значение 2.При наличии единицы третьегоразряда (2) преобразуемого кода генератор.З формирует два импульса.Первый импульс генератора заносит в третий разряд тетрады 10 знаочение 2 10 , которое. поступаетна. вход 1 210 суммирукщей тетрагоды 11, где суммируется со значением2 с блока 1.Результат суммирования поступает на блок 14 десятичной коррекции,с выхода которого значения 2 ф 10н 2 10 поступают на информациононые входы второго и третьего разрядов регистра 9, и вторым импульсом с генератора 3 заносятся в регистр.Содержимое регистра сновапоступает на суммирука 1 ую тетраду 11,где вновь суммируется со значением2 с блока 1 и через блок 14десятичной коррекции значение 2 10поступает на информационный входчетвертого разряда регистра 9.При наличииединицы четвертого разряда кодас весом 2 генератор формирует четыре импульса, первый1084780 Номерразрядадвоичногокода ес раз 2 2 25 52 =32(2+10+20) ф 8 12 8 256 8 иэ которых записывает в четвертывразряд регистра 9 значение 2 10о,находящееся на его информационномвходе. Суммирующая тетрада 11 прибавляет к содержимому младшей тетрады 10 регистра 9 значение 2,и результат суммирования в видеслагаемых 2 10 и 210 поступаОет на входы блока 14 десятичнойкоррекции, котоый формирует значение переноса 10 , поступающее навход Е 2 10" суммирующей тетради 12с выхода которой это значение по" .ступает на информационный вход первого разряда второй тетрады регистра 9, куда второй импульс генератора заносит значение 2 ф 10", третийимпульс генератора заносит значения2 ф 10 О, 2 10 (12) в регистр 9,четвертый импульс последовательности импульсов, сформированный генератором 3 при наличии единицы четвертого разряда преобразуемого кодавводи в регистр 9 значения 2 10 .,о2010 . (14) .В результате преобразования четырех младших разрядов преобраэуейого кода, при наличии во всех этих,Разрядах значения ф 1, н регистре9 находится значение 15 (2 102 10 , 2 О 10), которое соответст- ЗОвует суммарному значению веса разрядов преобразуемого кода.При наличии единицы пятого разряда генератор 3 импульсов формирует восемь импульсов, и к содержимому регистра 9, восемь раз добанляется значение 2" 10 ф. Шестой тактоный импульс, сопровождающий код, просчитывается счетчиком 4 (ф 1 ф заносится в третий разряд счетчика), дешифратор б эквивалентов формирует значения десятичных эквивалентов 10 и 20, которые поступают на входы 1210 и Х 210 суммирующей тетрады, где суммируются с содержимым тетрад регистра 9, и поступают на информационные входы разрядов регистра 9Преобразование последующих разрядов кодаосуществляется аналогично.По сравнению с известным преобраэонателеь( быстродействие предлагаемого устройства увеличивается н .16 раз при неизменной частоте генератора импульсов за счет отсутствия в предлагаемом устройстве четырехраэрядного счетчика эквиваленщв.Кроме того, увеличение количества преобразуемых разрядондвоичного кода н известном преобраэонателе вызывает увеличение количества триггерон счетчика эквивалентов, что влечет эа собой соответствующее увеличение времени преобразования, тогда как в предлагаемом устройст" ве увеличение количества разрядов преобразуемого кода не вызывает снижения быстродействия устройства..1084780 УКЛУЮЭИг 4 ЕаНЕРаЕОРа 7 ЯчФи 8, О иХ Ю ФЮ Фиа ИИПИ Закаэ 2011/43 тираж 699 Подписное Филиал ППП фПатентф, г. Ужгород, ул.Проектная, 4