Преобразователь позиционного кода в двоичный код

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСНИРЕСПУБЛИН,09) (П) А 06 Р 5/ ОПИСАНИЕ ИЗОБРЕТЕНИК АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(54)(57) 1. ПРЕОБРАЗОВАТЕЛЬ ПОЗИЦИОННОГО КОДА В ДВОИЧНЬ 1 И КОД, содержащий треугольную матрицу блоков деления, первые входы делимого делителяпервой строки которой соединены свходами преобразователя, выходывсех разрядов преобразователя, кроме старшего, соединены с выходамичастного последних блоков делениявсех строк треугольной матрицы, вм-Я строке которой (1=1-1-1, где)( - число разрядов входного кода)выход частного ) -го блока деле"ния=2-1"1) соединен с вторыми входом делимого (+1)-го блока деления1-й строки, а выход остатка соединен с первым вхбдбм делимого ( -1)го блока деления (+1)-й строки,выход остатка первого блока деления-П строки соединен с вторым входомделимого первого блока деления,+1)-й строки, о т л и ч а ю щ и йс я тем, что, с целью повыдения .быстродействия преобразователя, онсодержит дополннзельный делительна 2 (гдето удовлетворяет условиям .2 лй 2 ф, 6 - основание системысчисления входного кода), а каждыйиз блоков деления треугольной мат-зрицы выйолнен в виде делктеля на 2причем выход старшего разряда преобразователя соединен с выходом частного дополнительного делителя на 2первый вход делимого которого соединен с выходом остатка блока деленияна 2 К-й строки матрицы. 2, Преобразователь по п. 1, о тл и ч а ю щ и й с я тем, что в нем делитель на 2 содержит первый и второй дешкфраторы пятифазного кода, четыре группы элементов И по пять в каждой группе, пятую группу из пяти двухвходовых элементов И, шестую группу из четырех трехвходовых элементов И, седьмую группу из восьми четырехвходовых элементов И и семь элементов ИЛИ, входы которых соединены с выходами элементов И соответствующих групп, прямые и инверсные, выходы первых четырех элементов ИЛИявляются соответственно прямыми и инверсными выходами остатка делителя на 2 ф, прямые и инверсные выходы щ пятого, шестого и седьмого элементов ИЛИ являются соответственно прямьик и инверсным. выходами частотного делителя на 2 , первые входы делимого которого являются входамиФЩ первого и второго дешифраторов пятифазного кода, прямой вход первого разряда второго входа делимого )(елителя на 2 соединен с первыми входами первых элементов И с первой по седьмую групп, первьми входами второго и третьего элементов И пятой и седьмой групп, первым входом второго элемента И шестой группы и первьм входом четвертого элемента седь- мой группы, инверсный вход первого разряда второго входа делимого делителя на 2 соединен с первымк входами вторых элементов И с первой по четвертую групп, четвертого и пятого элементов И пятой группы, третьего элемента И шестой группы,и с первыми входами с пятого по седьмой элементов И седьмой группы, первый вход четвертого элемента И шестой группы соединен с прямым входом второго разряда второго входа делимого делителя ка 2, вторые входы всех элементов И пятой, шестой и седьмой20 8 9 10 . 11 12 13 14 15 0 1 2 3 б еееееаав е4 5 б 7 8 9 10 11 12 13 14 .15 7 О .1 2 3 4. 5. б 7 8 9 10 11 8 аВее вееевеевееюеееюваааВввввВ эювюаааа ее 12 13 14. 15 . О, .1 2 3аюВ ю авю ю В Ю аВ э ююааю а ю а8 9. 10 .11 12 3.3 14 15 ююааю веюеавееев 4 5,6 7:8 9 10 11 1 еювюеевэювювеюевееееввююввЕеЕЮЮЕЕВЕВВ 0 1: 2" 3 4 5 б 7 .8 9 10 11 12 юввааааэеааеВЮееаавюееаваа 12 13.14 15 О, 1 2, 3 4 5 б 7 13 ю Ва ю в ВВ а ю ааае вВююеааааю Ва 0 1 2 3 14 8 9 10 11 12 ,13 14 15 в вав Ве в в ааэ еюевааааеВ юааВююааеа Ва ю ВВ Ва в Ва В аа ю е 4 5 б 7 8 9 10 11 ЕЕЕЕВ аавюаавееееааееааеееввеееееааевВ РЭЕювюэеВе 10642761064276 Ес йю Составитель М.Аршавский едактор А.Власенко Техреду.ГергельКорректор О.ТигорПодписо комитета СССРи открытийРаушская наб., д. 4/ 32/49 ВНИИПИ по д 11303515 групп соединены с соответствующимивыходами второго дешифратора пятифазного кода, прямой и инверсный вы-.ходы которого являются прямык и инверсным выходами частотного делителя на 2 ф, прямой вход второго разря"да второго входа делимого делителяна 2 ф соединен с первыми входамитретьих элементов И первой и третьей групп, вторыми входами первыхэлементов И второй и четвертой групп,четвертого элемента И четвертой .группы, третьими входами вторых элементов И шестой и седьмой групп итретьими входами четвертого, шестогои восьмого элементов И седьмой груп"пы, инверсный .вход второго разрядавторого входа делимого делителя на2 соединен с пербйми входами четвертого элемента И первой группЫ,третьего элемента И второй и четвертой групп, вторыми входами вторыхэлементов .И первой и третьей групптретьими входами первого, третьегои четвертого элементов И шестойгруппы и третьим . входами первого,третьего, пятого и седьмого элементов И седьмой группы, прямой входтретьего разряда второго входа делимого делителя на 2 соединен с первыми входами пятого элемента И первой группы, четвертых элементов Ивторой, третьей и четвертой групп,с вторыми входами первого и третьего элементов И третьей группы,третьим входом первого элементаИ четвертой группы и четвертыми входами третьего, четвертого и седьмого элементов Й седьмой группы, инверсный вход третьего разряда второго входа делимого делителя на 2 ф сое-динен с первыми входами пятых элементов И второй, третьей и четвертойгрупп, вторыми входами четвертого элемента И первой группы, третьего элеИзобретение относится к вычислительной технике и может быть исполь зовано в устройствах автоматики, цифровых системах управления электроприводами и в вычислительных устройствах. Известно устройство для преобразования двоично-десятичных. чисел в двоичный код, выполненное в виде прямоугольной матрицы, содержащей при преобразовании в (в+1)-й разрядный двоичный код в строк и (пйу 2) столбцов десятичных делителей на два, причем выходы с весами 8", ф 4," 2 мента К второй группы, третьим входом второго элемента И первой группы и четвертыми входами первоговторого, пятого и шестого элементов И седьмой группы, прямой вход четвертогоразряда всрого входа делимого делителя на 2 соединен с вторыми входами,второго, третьего и пятого зле;ментов. И четвертой группы, пятых элементов И второй и третьей групп, третьим входом второго и третьего элементов И второй группы, второго элемента И третьей группы, четвертого элемента И первой группы и четвертым входом второго элемента И первой группы и является прямым выходом остатка делителя на 2, инверсный вход четвертого разряда втррого входа делимого делителя на 2 соединен с вторыми входами первого, третьего и пятого элементов И первой группы, четвертых элементов И второй и третьей групп, третьими входами первых элементов И второй и третьей групп, третьего элемента И третьей группы, четвертого элемента И четвертой группы и четвертым входом первого элемента И четвертой группы и является инверсным выходОм остатка делителя на 2 , первый, второй, третий. и четвертый выходы первого дешифратора пятифазного кода соединены соответственно с четвертыми входами первого элемента И второй группы, четвертых элементов И четвертой и первой групп, второго элемента И третьей группы, пятый, .шестой, седьмой и восьмой выходы дешифратора пятифазного кода соединены соответственно с третьими входами первого элемента И первой группы, четвертого элемента И третьей группы, пятого элемента И второй группы и второго элемента И четвертой группы. любого 1-го десятичного делителя надва любого 1-го столбца соединеныс входами разрядов тех же весов(1+1)-го десятичного делителя надва того же столбца, а выход с весом 1 1-го делителя на два 1-гостолбца соединен с входом разрядас весом ф 10 (3.+1)-го столбца 1). Недостатком указанного устройства являются невысокое быстродействие и большие аппаратурные затраты. Наиболее близким к предлагаемому является преобразователь позицион ного кода в двоичный код, содержа10 щий треугольную матрицу делителей, разрядные входы делителей первой строки которой соединены с входами преобразователя, выходы которого соединены с выходами последнихделителей всех строк треугольной мат рицы 2) .Недостатки известного преобразователя состоят в относительно низком быстродействии и большом объеме .аппаратуры. 1Цель " повышение быстродействия преобразователя.Поставленная цель достигается тем, что преобразователь позиционного кода в двоичный код, содержащий треугольную матрицу блоков деления, первые входы делимого блоков деления первой строки которой соединеныс входами преобразователя, выходы всех разрядов преобразователя кроме старшего, соединены с выходами частного последних блоков деления всех строк треугольной матрицы, в 1-й строке которой (1=1-К, где К - число разрядов входного кода), выход частотного -го блока деления (3=2-К) .соединен с вторым входом делимого (+1)-го блока деления 1-й строки, а выход остатка соединен с первым входом делимого (-1)-го бло ка деления (1+1)-й строки, выход остатка первого блока деления 1-й строки соединен с вторым входом делимого первого блока деления (1+1)-й строки, содержит дополнительный де литель на 2 (где 1 удовлетворяет условиям 2 с и е 2, и -основание сисМ темы счисления входного кода, а каждый из блоков деления треугольнойатрицы выполнен в виде делителя на 40 2 ф, причем выход старшего разряда преобразователя соединен с выходом частного дополнительного делителя на 2,первый вход делимого которого соединен с выходом остатка блока 45 деления на 2 К-й строки матрицы.Кроме того, делитель на 2 ф содержит первый и второй дешифраторы пятифазного кода, четыре группы элементов И по пять в каждой группе, пятую группу из пяти двухвходовых элемен-, тов И, шестую группу из четвертых трехвходовых элементов И, седьмую группу из восьми четырехвходовых элементов И и семь элементов ИЛИ, входы которых соединены с выходами 55 элементов И соответствующих групп, прямые и инверсные выходы первых четырех элементов ИЛИ являются соответственно прямыми и инверсными выходами остатка делителя на 2 , пря мые и инверсные выходы пятого, шес-. того и седьмого .элементов ИЛИ являются соответственно прямыми .и инверсным выходами частного делите"ля на 2 , первые входы делимого ко торого являются входами первого и второго дешифраторов пятифазного кода прямой вход первого разряда вто/В рого входа делимого делителя на 2 соединен с первыми входами первых элементов И с первой по седьмую группы,.первыми. входами второго и третьего элементов И пятой и седьмой групп, первым входом второго элемента И шестой группы и первым входом четвертого элемента седьмой группы, инверсный вход первого разряда второго входа делимого делителя на 2Ф соединен с первыми входами вторых. элементов И с первой по четвертую . групп, четвертого и пятого элементов И пятой группы, третьего элемента И шестой группы и с первыми входами с пятого по седьмой элементы И седьмой группы, первый вход четвертого элемента И шестой группы соединен с прямым входом второго разряда второго входа делимого делителя на 2 , вторые входы всех элементовИФпятой, шестой и седьмой групп соединены с соответствующими выходами второго дешифратора пятифазного кода, прямой и инверсный выхода которого являются прямым и инверсным вы" ходами частного делителя на 2 , пряс мой вход второго разряда второго входа делимого делителя на 2 ф соеДинен с первыми входами третьих элементов И первой и третьей групп, вторыми входами первых элементов И второй и четвертой групп, четвертого элемента И четвертой группы, третьими входами вторых элементов И шестой и седьмой групп и третьими входами четвертого, шестого и восьмого элементов И седьмой группы, инверсный входвторого разряда второго входа делимого делителя на 2 соединен с первыми входами четвертого элемента И первой группы, третьего элемента И второй и четвертой групп, вторыми входами вторых элементов И пер" вой и третьей групп, третьими входа" ми первого, третьего и четвертого элементов И шестой группы и третьими входами первого, третьего, пято го и седьмого элементов И седьмой группыпрямой вход третьего разря- да второго входа делителя делимого на 2 ф соединен с первыми входами пятого элемента И первой группы, %ет" вертых элементов И второй, третьей и четвертой групп, с вторыми входами первого и третьего элементов И третьей группы, третьим входом пер" вого элемента И четвертой группы и четвертыми входами третьего, четвертого и седьмого элементов И седьмой группы, инверсный вход третьего разряда второго входа делимого делителя на 21 соединен с первыми входами пятых элементов И второй, третьейи четвертой групп, вторыми входамичетвертого элемента И первой группы,третьего элемента И второй группы, третьим входом второго элемента И первой группы и четвертыми входами первого, второго, пятого и шестого элементов И седьмой группы, прямой вход четвертого разряда второго вхо. да делимого делителя на 2 соединен с вторыми входами второго, третье- . го и пятого элементов И четвертой 10 группы, пятых элементов И второй и третьей групп, третьим входом второ. го и третьего элементов И второй группы, второго элемента И третьей группы, четвертого элемента И пер вой группы и четвертым входом второго элемента И первой группы и яв"ляется прямым выходом остатка дели" теля на 2, инверсный вход четвертого разряда второго входа делимого делителя на 2 соединен с вторыми входами первого, третьего и пятого элементов И первой группы, четвертых элементов И второй и третьей групп, третьими ходами первых эле ментов И второй и третьей групп, третьего элемента И третьей групйы, четвертого элемента И четвертой группы и четвертым входом первого элемента И четвертой группы и является .30 инверсным выходом остатка делителя на 2 , первый, второй, третий и четвертый выходы первого дешифратора пятифаэного кода соединены соответственно с четвертыми входами первого элемента И второй группы, четвертых элементов И четвертой и первой групп, второго элемента И третьей группы, пятый, шестой, седьмой и восьмой выходы дешифратора пятифазного кода 40 соединены соответственно с третьими входами первого элемента И первой группы, четвертого элемента И третьей группы, пятого элемента И второй группы и второго элемента И четвертой группы.45На фиг. 1 изображена функциональная схема преобразователя 1 -разрядного кода с основанием п 2 в двоичный код; на фиг. 2 - схема преобразователя трехразрядного пятифазного 50 кода в двоичный код; на фиг. 3 сигналы остатка Р, представлейные в двоичном коде, которые выполняют функцию сигналов переноса в строках матрицы делителей, и соответствую щие им цифры десятичного кода О, 1, 2 15; на фиг. 4 и фиг. 5 блок-схема делителя на 2На вход преобразователя (фиг.1) подается К-разрядное число А, пред ставленное в коде с основанием п. Блок деления 1, выполненный в виде делителя на 2 , осуществляет деление на 2 двух старших разрядов Аи Ау, причем 1 удовлетворяет условию 2 с и 6 2 ф. На выходах долит" ля 1 Формируютсн частное Гд и перенос Р . Затем блокделения выполненный в виде делителя на 2 делит на 2 разряд А с учетом переноса Р и на выходе делителя 2 Формируются частное Е и перенос Р и т.д, до А. Полученный после первого деления на 2 перенос Р преобразуется в 1 разрядов двоичного кода последним делителем на 2 верхней строки матрицы. Аналогичным образом осуществляется следующий этап деления, для чего на делитель 1 второй строки матрицы подаются сигналы Е и Е 9 и на выходе этого делителя Фор. мируются частное Г 9 ф и перенос Я 9, затем осуществляется деление Е 4 с учетом ц,и т.д., а остаток Ц преобразуется в 1 разрядов двоичного кода последним делителем второй строки матрицы. Последовательное деление на 2 осуществляется делителями строк матрицы до тех пор, пока частное от последнего деления Х) не будет меньше 2 . С помощью отдельного делителя 3 осуществляется преобразование Х в двоичный код.Преобразователь пятифазного кода в двоичный (фиг. 2) состоит из деМителей 1 и 2, образующих треугольнуюматрицу, каждый из которых осуществляет деление на 2=16, и делителя 3. Основание кода п=10 (п=2 щ, в - число фаз многофазного кода) выбранокак наиболее распространенное и удоб.ное для рассмотрения принципов построения преобразователей. Делитель 1 производит деление двух разрядов пятифазного кода А и А, Е и Е 1 на 16 и формирует сигналы частного Е и Р, представленные в пятифазном коде, и сигналы переноса Рд и Я в последующий делитель строкн матрицы, которые представляют собой четырехразрядный двоичный код. Делитель 2 делит на 16 третий разряд А 9 с учетом переноса Ру, Второй выход Е 9 делителя 2 подключен к второму входу делителя 1 второй строки матрицы, на первый вход которого по- даются пятифазные сигналы Еу с второго выхода делителя 1 первой строки. Двоичные сигналыс первого выхода делителя 1 второй строки матрицы подаются на выходы 14, , 6 и 8( преобразователя. Второй выход делителя 1 второй строки подключен к входу делителя 3, выходы которого соединены с выходами ( и 6 р преобВразователя. Делитель 3 преобразует пятифазный сигнал Р в дна разряда двоичного кода, поскольку для преобразования максимального трехразрядного десятичного числа А ,=999 в двоичный код требуется не более десяти двоичных разрядов.5 10 15 20 25 30 35 40 50 55 60 65 Каждое множество е, представляетсобой площадь плоскостной фигурытабл. 1, которую нетрудно определить при помощи сигналов пятифазного кода (сигналы частного) и сигналов двоичного кода (сигналы переноса), которые изображены рядом стаблицами на Фиг. 4. Таким образом,табл. 1 позволяет получить аналити"ческие выражения (6) без вывода ипромежуточных преобразований.Таблица 2 (фиг. 4) предназначенадля определения сигналов переноса.Она заполняется слева направо исверху вниз числами О, 1, 2,еее 15 еПорядок заполнения таблицы следующий; О, 1, 2 14, 15, О, 1, 2 ит.д. Из этой таблицы несложно получить множество всех сигналов переноса. Например, сигнал переносатретьего разряда состоит из цифр8, 9 15. Объединяя эти цифрыв табл, 2, получим множество рЗ (обведено утолщенной линией и заштриховано ) . Эта таблица т чкже поз воляет полу- чить выражения для сигналов переноса(7) без промежуточных преобразований.,используя выражения (б) и (7),каждый делитель на 16 можно представить в виде двух блоков - блока формирования частного (сигналов Е) иблока формирования переноса или остатка (сигналы Р). Делитель на 2(Фиг. 5) состоит из первого дешифратора 8, пятифазного кода, элементовИ 9-13, элемента ИЛИ 14, элементовИ 15-19, элемента ИЛИ 20, элементовИ 21-25 е элемента ИЛИ 26, элементовИ 27-31, элемента ИЛИ 32.Элементы И 9-13,15-19,21-25,27-31образуют четыре группы элементов И.Дешифратор 8 Формирует множествациФр сигнала А, участвующие в формировании сигналов ЕМ ,=а+а,М ,", +ч =а 4+адМдье+ч -- а, а,(8)Дешифратор 8 имеет пять входов накоторые подаются фазы разряда либовходного числа К, если данный делитель расположен в верхней строкематрицы (фиг. 2), йибо сигналы частного с предыдущего делителя данногостолбца матрицыВосемь множествцифр с выхода дешифратора подаютсяна входы соответственно элементовИ 16, 28, 11, 23, 19, 31, 13 е 26,на другие входы которых, а также навходы остальных элементов И подаются прямые и инверсные сигналы переноса с предыдущего делителя на 16данной строки матрицы делителей.Сигналы переноса представлены в двоичном коде. Выходы элементов И каждой группы объединены пятивходовымиэлементами ИЛИ, прямой и инверсный выходы которых являются выходами одной иэ фаз частного. Выходы сигналовпятой Фазы е=Р.е е=Р 1-эформирование сигналов переноса вделителе на 2 реализующее (7) осуществляется при помощи второго дешифратора 33 пятифазного кода (фиг.5)трех элементов И 34-38, элемента ИЛИ39, элементов И 40-43, элементаИЛИ 44, элементов И 45-52 и элементаИЛИ 53. На вход дешифратора 33 подаются пятифазные сигналы а, а, а,а 4, а 5. Формирование мно.еств на выходе дешифратора осуществляется поформламМ, - - а 2 а 4;М,=а а,М 7 - - Й 2 е,е.Ч =ада, М+ -- а а,Ме,еа ач е М 21., Ф 5 аа 2формирование остальных множеств осу.ществляется по формулам (8). Выходыэлементов И каждой группы объединены элементами ИЛИ, на выходах которых Формируются сигналы переносаР, Р, Р 2, Р;2, Р;, Р; в следующийделитель данной строки матрицы. Сиго -онал переноса Р, Р, младшего двоичного разряда формируется в дешифра-торе по формуле (1).Делитель 1 (фиг. 2) отличается,от рассмотренного тем, что на обаего входы подаются пятифаэные сигналы. Поэтому таблицы (фиг. 4) длятакого делителя имеют размеры 01 Х 10клеток и представляют собой верхнюючасть таблиц фиг. 4. Логические выражения, описывающие этот делитель,можно получить из (6) и (7), выразивсигналы переноса Рчерез сигналыпятифазного кода, Для этого можноиспользовать фи. 3, либо подставитьв (7) Р. =Р =Р =О.Делитель 3 (фиг. 2) осуществляетпреобразование пятифазных сигналовР 4 с выхода делителя предыдущей строки матрицы в два разряда двоичногокода 88 и 04 . Поскольку вход переносу у де)ителя 3 отсутствует, тоР 2 -- Р 2 =Р: =Р 2=0 и выражения (7) принимают вид5 82 34 2 3 4532 е 4 5 . где Е в фа сигналов Р.Преобразователь пятифазного кодав двоичный (фиг. 2) работает следующим образом.Пусть на вход преобразователя подано десятичное число А=935, тее.А=9, А=3 , А=5. Делитель 1 первой строки матрицы осуществляет деление двух старших разрядов, т.ечисла 93 на 16. Откладывая цифру 9 по вертикали, а цифру 3 по горизонтали, находим Ее,=5 (табл. 1). Таким же образом (табл. 2) определяем, чтооР =13, т. е. Р =1, Р 2 =О, Р 2 =1.16106427615Продолжение табл, 2О 1 2 3 4 5 б 7 8 9 8й10 11 :12 .13 14 15 0 1 2 3 9в4 5 б 7 8 9 10 11 12 13 .1014, 15 0 1 2 3 4 5 6 7, 118 9 10 11 12 13 14 15 0 1 122 Э 4 5 б 7 8 9 10 11 1312. 13 14 15 01 2 3 4 5 14б 7 8 9 10 11 12 13 .14 15 15Таблица 3ютюттюввтюювтютютюююю ююввавт ттюют тв и0 12 3 ,4 5 6 7 8 9 10 110 О 0 0 0 0 0 .0 О. 0О 0 00 0 0 0 1 1 1 1 1 1 1 1 11 1 1 1 1 1 1 ф 1 2 2 2 2 22 2 2 2 2 2 2 2 2 2 2 2 33 3 3 3 3 Э 3 3 3 3 3 3 4с3 3 3 .3 4 4 4 4 4 4 4 4 5.44 4 4 4 4 4 4 4 5 5 5 5 6