Преобразователь двоично-десятичного кода в двоичный

СОЮЗ СОВЕТСНИХичелинненижРЕСПУБЛИН ОЮ (10 315 Р 6 06 С 5/02 ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ ОПИСАНИЕ ИЗОБРЕТЕНИЯ и ч.," "щДЯЯ" с ЬМЪлно"1 ЫА К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ(56) 1, Будинский Я. Логическиецепи в цифровой технике.М., "Связь", 1977, с. 142-143,рис. 5.51.2. Авторское свидетельство СССРпо заявке 1( 33179 17,кл,Ь 06 Е 5/02, 7.07.80 (прототип).3. Авторское свидетельство СССРВ 930313, кл. 6 06 Г 5/02, 1982.(54)(57) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО ДЕСЯТИЧНОГО КОДА В ДВОИЧНЫЙ, содержащий группу разрядных преобразователей десятичных цифр в двоичныеи сумматор, выходы которого являютсявыходами преобразователя, входы которого соединены с входами разрядных преобразователей, выходы первого разрядного преобразователя группы соединены с первыми входами сумматора, вход первого разряда преоб. разователя является выходом первого разряда преобразователя, о т л и - ч а ю щ и й с я тем, что, с целью повышения быстродействия, в него введены группа умножителей игруппа элементов НЕ, а разрядные преобразователи десятичных цифр в двоичные выполнены трехразрядными, причем вьмоды всех трехразрядных преобразователей группы, кроме первого, соединены соответственно с входами умножителей, выходы которых соединены с входами элементов НЕ группы, выходы которьм соединены с вторыми входами сумматора, выходы 1-го трех- разрядного преобразователя группы (1"2 т:)Е), где ы - число десятичных 1 разрядов преобразователя, соединены с первыми входами сумматора со сдвигом на 10 (11) разрядов в сторону старших разрядов, первый и второй выходы первого трехразрядного преоб- Я разователя группы являются соответственно выходами второго и третьего дала разрядов преобраэователя, вход логи,) ческой единицы которого соединен с входом переноса сумматора.,использовано при построении преобравзователей в вычислительных устройствах обработки данных,5Известен преобразователь двоичнодесятичного кода в двоичный, содержащий группу сумматоров и цепи задания двоичных эквивалентов разрядовдесятичного кода. Умножение каждого 10двоично-десятичного кода цифр на множитель 10 " осуществляется разложениеммножителя 10" на числа, кратные степени числа два, сдвига кода цифр наопределенное колияство разрядов вле во и последующих суммированием сдвинутых чисел 1 13.Недостаток этого преобразователясостоит в низком быстродействии, чтосвязано с зависимостью времени преоб разования от количества цифр в десятичном числе.Наиболее близким по техническойсущности к изобретению является преобразователь двоично-десятичного кода 25в двоичный, содержащий группу разрядных преобразователей десятичных циФрв двоичные и сумматор, выходы которо"го являются выходами преобразователя,входы которого соединены с входами ЗОразрядных преобразователей, выходыкоторых соединены С входами сумматора 123,Недостаток данного преобразователя состоит в относительно низкомбыстродействии, что связано с увеличением числа одноименных входов сумматора при увеличении разрядностипреобразователя и, как следствие,увеличением. числа ярусов сумматора.Целью изобретения является повыщенке быстродействия.Поставленная цель достигаетсятем, что в преобразователь двоичнодесятичного кода в двоичный со ер 45жащий группу разрядных преобразователей десятичных цифр в двоичныеи сумматор, выходы которого являютсявыходами преобразователя, входы которого соединены с входами разрядныхпреобразователей, выходы первого разрядного преобразователя группы соединены с первыми входами сумматора,вход первого разряда преобразователяявляется выходом первого разряда пре 55образователя, дополнительно введеныгруппа умножителей и группа элемен.тов НЕ, а разрядные преобразователидесятичных цифр в двоичные выполнены трехраэрядными, причем выходы всех трехразрядных преобразователей группы, кроме первого, соединены соответственно с входами умножителей, выходы которых соединены с входами элементов НЕ группы, выходы которых соединены с вторыми входами сумматора, выходы 1 -го трехразрядного преобравпвателя группы ( 2-Д), гпе щ - число десятичных раэ;тядов преобразователя, соединены с первыми вхо" дами сумматора со сдвигом на 10 (1-1) разрядов в сторону старших разрядов, первый и второй выходы первого трехразрядиого преобразователя группы являются соответственно выходами второго и третьего разрядов преобразователя, вход логической единицы которого соединен с входом пере-носа сумматора.На фиг. 1 приведена структурная схема предлагаемого преобразователя; на фиг, 2 и 3 - пример реализации шестиразрядного двоично-десятичного преобразователя в двоичный код,Предлагаемый преобразователь содержит группу трехраэрядных преобразователей 1.1-1.п р каждый из которых осуществляет преобразование трех десятичных цифр в двоичные, группу умножителей 2.1-2 (и -1), сумматор 3, входы 4.1-4 К преобразователя, выходы 5,1-5 М преобразователя и группу б элементов НЕ. В качестве трехразрядных преобразователей 1,1-1 И может быть использован преобразователь, описанный в Э .Количество трехраэрядных преобразователей 1 определяется как большее целое число от деления количества входов 4 на число двенадцать. Количество умножителей 2 на один меньше, чем количество трехразрядных преобразователей 1.Преобразователь шести десятичных цифр содержит первый 1.1 и второй 1.2 трехразрядные преобразователи, умно" житель 2.1, состоящий из четырехразрядных сумматоров 7 - 9, группу элементов НЕ 6, сумматор 3, состоящий йз четырехразрядных сумматоров 10-14.Входы первого 1.1 трехразрядного преобразователя соединены с входа" ми 4.1 4.12. Входы второго 1.2 трехраэрядного преобразователя соединены с входами 4.Э 4.24, а выходы 91.е. М 10 соединены с входами А 1 А 10 и входами В 2 В 11 четырехразрядных сумматоров 7 - 9. Навходы Р , В, четырехраэрядного сумматора 9 и на входы А 11, А 12,8 12 четырехразрядного сумматора 8 подан сигнал логического нуля. Выход переноса четырехразрядного сумматора 9 соединен с входом переноса Р четырехразрядного сумматора 7, выход переноса четырехраэрядного сумматора 7 соединен с входом переноса Р четырехразрядного сумматора 8. ОВыходы сумм 81812 четырехразрядных сумматоров 7 - 9 соединены с входами элементов НЕ группы 6. Выходы первого 1.1 трехразрядного преобразователя соединены с входами 5 А 1 А 10 четырехразрядных сумматоров 10 - 12 Выходы второго 1.2 трех- разрядного преобразователя соедине" ны с входами А 11 А 20 четырехразрядных сумматоров 12 - 14. Выходы эле ментов НЕ группы 6 соединены с входами В 4815 четырехраэрядных сумматоров 10 - 13. На входы Р, В В, В четырехразрядного сумматора 10 и на входы В 166 20 четырехразряд ных сумматоров 13 и 14 подан сигнал логической единицы. Выход переноса Р каждого из четырехразрядньж сумматоров 10 " 13 соединен с входом переноса Р последующего четырехразряд- З 0 ного сумматора 11 - 14.Выходы сумм 81 820 четырехразрядных сумматоров 10 - 14 соединены с выходами 5.15.20 преобразователя в35Предлагаемый преобразователь работает следующим образом.Исходное число разбито на группы по три цифры в каждой, трехразряцные преобразователи 1.1 - 1 п осуществляют 40 преобразование каждой группы цифр в двоичные эквиваленты, затем производится умножение полученных двоичных эквивалентов групп на множитель кратный 10 и суммирование полученных3 йпроизведений, где ш принимает значение натурального ряда чисел от 0 до числа, значение которого на единицу меньше числа групп по три цифры. После работы преобразователей образуют ся двоичные эквиваленты, которые уь- ножаются на множители 10 , 10 , 10а з Умножение двоичного эквивалента группы на множитель 10 , 10 , 10 осуществляется вычитанием из двоичного 55 эквивалента группы, сдвинутого на нуль, десять, двадцать разрядов вправо, результата умножения соответствующего двоичного эквивалента числа превышающего множитель 10 , 10 , 10Пусть преобразованию подлежит число 326656763. Запишем его следующим .образом:326656763 = 32610 ". 656 1 О"1+ + 763 10 О = 326 1048576- Г 32768+ + 16384-(512 + 64), + 6561024(16 + 8)3 + 7631 326 22 - -215 + 214 (29 + 26) +656 кк 2- ) (2 ф + 23) + 763, 2 оУмножители 2.1-2 (й) осуществляют сдвиг и суммирование тех частей приведенных чисел, которые входят в вычитаемое соответствующих членов,Операция вычитания осуществляется сумматором 3, для чего результат работы первого трехразрядного преобразователя передается на его входы без сдвига, результат работы второго трехраэрядного преобразователя передается на входы сумматора со сдвигом на десять разрядов, результат работы третьего трехраэрядного преобразователя передается на входы сумматора со сдвигом на двадцать разрядов и т.д., результат работы первого умножителя, относящийся к второму трех- разрядному преобразователю, инвертируется группой элементов НЕ 6 и пере" дается на входы сумматора 3 со сдвигом на три разряда, результат работы второго умножителя, относящийся к третьему трехразрядному преобразователю, инвертируется группой элементов НЕ 6 и передается на входы сумматора со сдвигом на шесть разрядов и т.д.Рассмотрим теперь более подробно работы шестиразрядного преобразователя.На выходах С 1 С 10 образуется двоичный код числа, эквивалентный поданному по входам 4.1 4.12. Старшие три цифры подаются по входам 4.13 4.24, На выходах Ф 1%10 образуется двоичный код числа, эквивалентный поданному по входам 4,134.24. На выходах 5.1 5.20 устройства двоичный код числа образуется по формулеЯ=М 1024+С-М 24-М 21 О+С-(М 24+ +М 25)где Я - двоичный код выходного числа;И - двоично-десятичный код числа,соответствующий старшим тремцифрам; С - двоична-десятичный код числа, соответствующий младшим трем цифрам.г 69 Т а б л и ц а 1 Сь С СВ Ъ "о Выходы преобразователя 1.1 для числа СС 1 1 1 0 О. 1 1 1 1 1 1 1 1 0 0 1 11 1 1 1 1 0 0 1 1 1 1 1 999 9999 99999 1 1 1 0 0 1 1 1 1 1 999999 Т а б л и ц а 2-т -М М М М, М 5 Мь М М М 9 Мц Выходы преобразователя 1.2 для числа 0 0 0 0 О 0 0 0 0 0 1 О 0 1 0 0 0 0 0 0 1 1 О 0 0 1 1 0 0 0 1 1 1 0 0 1 1 1 1 1 999 9999 99999 999999 Т а б л и ц а 3 Выходы инверто.1 6.2 6.3 6.4 6.5 6,6 6.7 6.8 6.9 6.10 6.11 6.12ров для числа 1 1 1 1 1 1 1 1 1 1 1 1 0 0 1 О 0 1 1 1 1 1 1 1 О 1 1 0 1 О 1 1 0 1 1 1 О 1 0 1 0 О 1 0 0 00 999 9999 99999 999999 5 109 эТабл. 1 и 2 содержат коды чисел, образующиеся на выходах первого 1,1 и второго 1,2 трехразрядных преобразователей для четырех входных чисел,Табл, 3 содержит коды чисел, обра зующихся на выходах элементов НЕ 6.Табл. 4 содержит коды чисел, образующихся на выходах 1 20 четырех- разрядных сумматоров 1 О - 14.Таким образом, предлагаемый пре в образователь кода позволяет преобразовывать двоично-десятичные числа в двоичные, число цифр которого может быть, например от одной до шести. Учитывая,что трехраэрядиые преобраэователи представляют собой двухьярусные схемы суммирования, общее число ступеней суммирования данного преобразователя равно четырем. Общее количество микросхем СИС, необходимое для построения шести цифр преобразователя, равно двадцати.Преобразователь.23 для шести десятичных цифр предполагает наличие пятивходового сумматора, В случае, когда он может. быть выполнен на пяти суммирующих ступенях, получаем выигрыш на одну суммирующую степень, что позволяет повысить быстродействие..Кугрьппева Заказ 3598/30ВНИИ исноР 13035,"Патент, г.ужгород, ул. Проектн Тираж 699 ПИ Государственно по делам изобре осква, Ж, Рауш