Преобразователь кода грея в параллельный двоичный код

(19) (11) А но свой ирыхдами ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТН РЫТИЙИСАНИЕ ИЗОБР АВТОРСКОМУ СВИДЕТЕЛЬСТ(71) УФимский авиационный институт им. Орджоникидзе(54)(57) ПРЕОБРАЗОВАТЕЛЬ КОДА ГРЕЯ В ПАРАЛЛЕЛЬНЫЙ ДВОИЧНЫЙ КОД, содержащий регистр, генератор импульсов, входную группу элементов И, первую и вторую группы элементов И, триггер, первый элемент задержки, первый и второй управляющие элементы И, распределитель импульсов, состоящий из генератора импульсов, счетчика, . дешифратора и третьей группы элементов И, группу элементов ИЛИ, первый и вторые входы которых соединены соответственно с выходами элементов И первой и второй групп, а выходы элементов ИЛИ группы являются выходами преобразователя, информационный вход которого через элемент задержки соединен со счетным входом триггера, единичный выход которого соединен с первыми входами элементов.И входной группы, вторые входы которых соединены соответственно с выходами элементов И третьей группы, а выходы элементов И входной группы соответственно соединены с управляющими входами всех, кроме младшего, разрядов регистра, прямые и инверсные выходы которого соединены соответствен первыми входами элементов И пер второй групп, вторые входы кото соединены соответственно с выхо триггера, а вторые входы соединены1 с выходом последнего элемента И третьей группы, первые входы элементов И третьей группы соединены соответствующими выходами дешифратора входы которого соединены с выходами счетчика. о т л и ч а ю щ и й с я тем. что. с целью повышения быстропействия. в него введены второй триггер , первый и второй элементы ИЛИ, элемент И, первый и второй переключатели, второй, третий и четвертый элементы задержки, входы которых соединены соответственно с выходами первого и второго управляющих элементов И, а выходы соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с входами сброса всех разря- дов регистра, крсе младшего, управляющий вход и вход сброса младшего разряда которого соединены соответственно с выходами второго и третьего элементов задержки, третьи входы элементов И первой и второй. групп соединены с выходом второго триггера и первым входом элемента И, второй вход которого соединен с выходом генератора импульсов и входами первого и второго переключателей, выходы которых соединены соответственно со счетным входом счетчика и первым входом второго элемента ИЛИ, второй вход которого соединен с выходом элемента И, а выход второго элемента ИЛИ является тактовым выходом преобразователя и соединен с вторыми входами элементов И третьей группы и через четвертый элемент задержки соединен с входом сброса счетчика и единичным входом второго триггера, нулевой установочный вход которого соединен с выходом первого переключателя.Изобретение относится к устройствам автоматики и вычислительнойтехники, а более конкретно - к преобразователям кодов, и может бытьиспользовано, например, н преобразователях перемещение-код подвижныхзвеньев робота-манипулятора,Известен преобразователь кодаГрея в параллельный двоичный код,содержащий распределителЬ на (и+3)выходов, регистр, устаноночные входы всех разрядов которого соединеныс первым выходом распределителя, аинФормационные входы всех его разрядов подключены к ныходам соответствующих элементов И входной группы, 15первые входы которых объединены иподключены к единичному выходу триггера, счетный вход которого черезэлемент задержки соединен с входнойшиной преобразонателя, вторые входыэлементов И входной группы подключены к соответствующим выходам распределителя, управляющий элемент И,один вход которого подключен к(и+2)-му выходу распределителя, другой его вход - к единичному выходутриггера, а выход управляющего элемента И соединен со счетными входа- .ми всех разрядов регистра, элементыИ выходной группы, первые входы которых объединены и подключены к(и+3)-му выходу распределителя, вторь 1 е входы их подключены к единичнымвыходам соответствующих разрядов регистра, а выходы элементов И выходной группы соединены с соответствующими выходными шинами преобразователя Г 11,Недостаток известного преобразо вателя состоит н относительно низкомбыстродействии, так как в нем для 40преобразования ии-разрядных чисел,требуется в (и+3) такта, причем снижение быстродействия обусловлено, нчастности, тем, что в нем затрачивается время (один такт) на перезапись начального состояния триггера вмладший разряд регистра (особенностьалгоритма работы преобразователя).Наиболее близким по техническойсущности к предлагаемому являетсяпреобразователь кода Грея в параллельный двоичный код, содержащий распределитель импульсон на (и+1) выходов, где и - число разрядов входного кода, регистр, установочные входы всех разрядов которого соединеныс первым выходом распределителя импульсов, а информационные входы всехего разрядов, кроме младшего, подключены к выходам элементов И входной группы, первые входы которых 60объединены и подключены к единичному выходу триггера первого, счетныйвход которого через первый элементзадержки соединен с входом преобразователя, при этом вторые входы эле ментов И входной группы подключены к соответствующим выходам распределите" ля, первый и второй управляющие элементы И, первые входы которых объединены и подключены к и+1)-му выходу распределителя импульсов, а вторые входы - соответственно к единичному и нулевому выходам первого триггера, установочный вход которого соединен с первым выходом распределителя импульсов, первая и вторая группы элементов И, первые входы которых соединены соответственно с единичными и нулевыми выходами соответствующих разрядов регистра, а вторые входы элементов И первой и второй групп объединены и подключены соответственно к выходам второго и первого управляющих элементов И и элементы ИЛИ группы, первые и вторые входы которых подключены к выходам соответствующих элементов И первой и второй выходных групп, а выходы соединены с выходами преобразователя Г 23.Недостатком данного преобразователя является относительно низкое быстродействие, так как н нем для преобразования а чисел, каждое из которых представлено и-разрядным кодом Грея, требуется в(и+1) тактов, причем снижение быстродействия обусловлено, в частности, тем, что он затрачивает время (один такт) на установку триггера и младшего разряда регистра в одно и то же (например, нулевое) состояние.Цель изобретения - повышение быстродействия преобразования кодов, следующих друг за другом.Поставленная цель достигается тем, что н преобразователь кода Грея в параллельный двоичный код, содержащий регистр, генератор импульсов, входную группу элементов И, первую и вторую группы элементов И, триггер, первый элемент задержки, первый и второй управляющие элементы И, распределитель импульсов, состоящий из генератора импульсов, счетчика дешифратора и третьей группы элементов И, группу элементов ИЛИ, первый и вторые входь; которых соединены соответственно с выходами элементов И первой и второй групп, а выходы элементов ИЛИ группы являются выходами преобразователя, информационный вход которого через элемент задержки соединен со счетным нходом триггера, единичный выход которого соединен с первыми входами элементов И входной группы, вторые входы которых соединены соответственно с выходами элементов И третьей группы, а выходы элементов И входной группы соответственно соединены с управляющими входами всех, кроме младшего, разрядов регистра, прямые и инверсные выходы которого соединены соответственно с первымивходами элементов И первой и второйгрупп, вторые входы которых соединены соответственно с выходами триггера, а вторые входы соединены с выходом последнего элемента И третьей группы, первые входы элементов И третьей группы соединены с соответствующими выходами дешифратора, входы которого соединены с выходами счетчика, введены второй триггер, первый и второй элементы ИЛИ, элемент И, первый и 10 и второй переключатели, второй, третий и четвертый элементы задержки, входы которых соединены соответственно с выходами первого и второго управляющих элементов И, а выходы соединены соответственно с первым и вторым входами элемента ИЛИ, выход которого соединен с входами сброса всех разрядов регистра, кроме младшего, управляющий вход и вход сброса младше го разряда которого соединены соответственно с выходами второго и третьего элементов задержки, третьи входы элементов И первой и второй групп соединены с выходом второго триггера и первым входом элемента И, второй вход которого соединен с выходом генератора импульсов и входами первого и второго переключателей, выходы которых соединены соответственно со счетным входом счетчика и первым входом второго элемента ИЛИ, второй вход которого соединен с выходом элемента И, а выход второго элемента ИЛИ является тактовым выходом преобразователя и соединен с 35 вторыми входами элементов И третьей группы и через четвертый элемент задержки соединен с входом сброса. счетчика и единичным входом второго триггера, нулевой установочный вход ко торого соединен с выходом первого переключателя.На Фиг.1 приведена блок-схема преобразователя; на фиг,2 - временная диаграмма работы преобразователя.45Преобразователь содержит распределитель 1 импульсов, регистр 2 с разрядами 3-6, триггер 7, элементы 8-10 задержки, элементы Й 11-13 входной группы, элементы И 14-17 первой группы, элементы И 18-21 второй группы, первый и второй управляющие элементы И 22 и 23, элементы ИЛИ 24-27 группы, первый элемент ИЛИ 28. Информационный вход 29 преобразователя через элемент 8 задержки соединен со счетным входом триггера 7. Вторые входы элементов И 11-13 подключены соответственно к выходам 30-33 распределителя 1 импульсов. Первые и вторые входы элементов ИЛИ 24-27 группы подключены к выходам соответствующих элементов И 14-17 и 18-21, а выходы соединены с информационными выходами 34-37 преобразователя,прямой выход 38 триг гера 7, тактовый выход 39 преобразователя служит для синхронизацииработы преобразователя с источникоминформации,Предлагаемый преобразователь кода Грея также содержит генератор 40импульсов, элемент И 41, группу элементов И 42-45, элемент ИЛИ 46, элемент 47 задержки, триггер 48, счетчик 49, дешифратор 50 и переключатели51-52.Возможны другие варианты выполнения схемы распределителя 1 импульсов. Общим для них будет то,что они обеспечивают выдачу управляющих сигналов в определенные моменты времени.На Фиг.2 обозначены импульсы Т 40на выходе генератора 40, сигнал Т 48на единичном выходе триггера 48, сигналы Вых . 38, Вых. 33, Вых. 30, Вых. 31,Вых.32, на управляющих выходах 38,33, 30, 31, 32 распределителя 1,сигналы КГР, соответствующие кодуГрея и подаваемые на вход 29 преобразователя, сигналы СВх на счетномвходе триггера 7, сигналы ВыхТ наединичном выходе триггера 7, сигналы ИВх 3-ИВх 6 на информационных входах разрядов 3-6 регистра 2, сигналы Вых 34-Вых 37 на выходах 34-37преобразователя.Устройство работает следующим образом. Пусть требуется преобразователькодов Грея 1101 и 1011, поступающихна вход устройства последовательномладшими разрядами вперед (Фиг.2),Нажатием переключателя 51 импульсыс генератора 40 устанавливают триггер 48 и счетчик 49 в исходное состояние "0". (Исходное состояниетриггера 7 и разрядов регистра 2безразлично). При этом на выходе 38распределителя 1, а следовательно,на третьих входах элементов И 14-21отсутствует потенциал, разрешающийвыдачу кода с регистра 2 на выходы34-37 преобразователя. При нулевомсостоянии счетчика 49 подготовленэлемент И 45,Далее с нажатием переключателя 52первый из импульсов ге.ератора 40,прошедший через его контакты и элемент ИЛИ 46, поступает на вход элемента 47 задержки, разрешает выдачупервого (младшего) разряда кодаГрея на вход 29 (вход элемента 8 задержки) и появляется на выходе 33распределителя 1 (Фиг.2). Данныйсигнал, пройдя через элемент И 22(триггер 7 в состоянии "1"), поступает на вторые входы элементов И 1821 и на вход элемента 9 задержки.При этом выдачи кода с регистра 2на выходы 34-37 преобразователя небудет, так как на третьих входамэлементов И 18-21 отсутствует раз 1070541.указанный управляющий сигнал устанавливает младший разряд 3 регистра2 в состояние "1", пройдя через. элемент 9 задержки, указанный управляющий сигнал устанавливает младшийразряд 3 регистра 2 в состояние "1";пройдя также элемент ИЛИ 28 - остальные (старшие) разряды 4-6 регистра2 в состояние "0". Несколько позднее(фиг.2) сигнал первого разряда кодаГрея, пройдя через элемент 8 задержки, поступает на счетный вход триг-.гера 7 и изменяет его состояние,Приэтом первый импульс генератора 40,пройдя элемент 47 задержки, записывает ф 1" в счетчик 49 и триггер 48,в результате чего оказывается подготовленным элемент И 42 а на третьих входах элементов И 14-21 появляется разрешающий потенциал.Таким образом, после первоготакта в младший разряд 3 регистра 2записывается исходное состояниетриггера 7 (состояние "1"), а .благодаря триггеру 48 и элементу И 41происходит также закорачивание пере.ключателя 52.Второй импульс генератора 40, пройдя элементы 41 и .46, разрешает выдачу второго разряда кода Грея на вход 29 преобразователя, а пройдя через элементы 42 и 11, переписывает второе (нулевое) состояние триггера 7 во второй разряд 4 регистра 2. После этого второй импульс генератора 40, пройдя элемент 47 задержки, добавляет "1" в счетчик 49.Так как второй разряд кода Грея равен "0", во втором такте состояние триггера 7 не меняется.Третий импульсгенератора 40, пройдя элементы 41 и,46, разрешает выдачу третьего разряда кода Грея на вход 20 преобразователя, а пройдя через подготовленный элемент И 43, поступает на вход элемента 12, переписывая в разряд 5 регистра 2 нулевое состояние триггера 7. После этого третий разряд кода Грея, равный "1", пройдя через элемент 8 задержки, переводит, триггер 7 в единичное состояние. Одновременно третий импульс генератора 40, пройдя элемент 47 задержки, добавляет в счетчик 49 "1", подготавливая тем самым элемент И 44. Четвертый импульс генератора 40,пройдя элементы 41 и 46, разрешаетвыдачу четвертого разряда кода Греяна вход 29 преобразователя, а пройдя через элементы 44 и 13, записыва 5 ет "1" в старший разряд б регистра2, После этого четвертый разряд кодаГрея, равный "1", пройдя через элемент 8 задержки, переводит триггер 7в состояние "0". Одновременно четО вертый импульс генератора 40, пройдяэлемент 47 задержки, добавляет "1"в счетчик 49, подготавливая тем самым элемент "И" 45.Пятый импульс генератора 40,5 пройдя элементы 41 и 46, разрешаетвыдачу первого (младшего) разрядаследующего кода Грея на вход 29преобразователя, а пройдя через элементы 45 и 23, разрешает выдачусодержимого разрядов 3-6 регистра2 через элементы 14-17 на выходы34-37 преобразователя (фиг.2),Этотже импульс, пройдя через элемент 40задержки, записывает "0" в младшийразряд 3 регистра 2, а пройдя такжеэлемент 28 устанавливает в исходноесостояние остальные разряды регистра 2. При этом первый разряд кодаГрея, пройдя через элемент 8 задержки, записывает "1" в триггер 7.З 0 Одновременно пятый импульс генератора 40, пройдя элемент 47 задержки, добавляет "1" в счетчик 49, подготавливая тем самым элемент И 42,Иестой импульс генератора 40 заЗ 5 писывает во второй разряд 4 регистра "1". Седьмой и восьмой импульсы генератора 40 записывают "0" втретий 5 и четвертый б разряды регистра. Девятым импульсом генерато 40 ра 40 проинвертированное содержимое регистра 2 выдается на выходы34-37 преобразователя (фиг.2).Таким обраэом, для преобразованиядвух четырехразрядных чисел в предлагаемом устройстве потребовалосьвсего 2 х 4+1=9 тактов. В общем случаедля преобразования в чисел, записанных каждый в и-разрядном коде Грея,требуетсявсего в (и+ 4) тактов. Всхеме прототипа для этого требуется50 щ (и+1) = щи+а тактов, т,е. на щ тактов больше.Следовательно, введение новых элементов и связей между ними позволяет существенно повысить быстродей 55 ствие преобразователя, Данный положительный эффект в наибольшей степени проявляется при больших значениях т.