Преобразователь непозиционного кода в двоичный код

СОЮЗ СОВЕТСКИХСОЦИАЛИСТИЧЕСКИХРЕСПУБЛИК С 06 Р 5/02 АНИЕ ИЗОБРЕТЕНИЯ ОПИ Н АВТ ОМУ ТЕЛЬСТВУ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(5 б) 1. Обнаружение и исправление ошибок в дискретных устройствах.Под ред В.С. Толстякова. М., "Советское радио", 1972, с, 55.2. Авторское свидетельство СССР по заявке В 3350185,кл.С 06 Р 5/02, 01.10,81 (прототип).(54)(57) ПРЕОБРАЗОВАТЕЛЬ НЕПОЗИЦИОННОГО КОДА В ДВОИЧНЫЙ КОД, содержащий группу входных регистров, группу схем сравнения, группу элементов И и группу счетчиков.по модулю, входы которых соединены соответственно с выходами элементов И группы, первые входы которых соединены с тактовым входом преобразователя, информационные входы которого соединены с входами входных регистров группы, выходы которых соединены с первыми входами соответствующих схем сравнения группы, вторые входы которых соединены с выходами соответствующих счетчиков по модулю группы, о тл и ч а ю щ и й с я тем, что, с целью повышения быстродействия преобразователя, в него введены группатриггеров, элемент ИЛИ, коммутатор,накопительный сумматор по модулю,выходы которого являются выходамипреобразователя, входы констант эквивалентов которого соединены с информационными входами коммутатора,выходы которого соединены с информационными входами накопительного сумматора по модулю, управляющий входкоторого соединен с выходом элемента ИЛИ, входы которого соединены свыходами элементов И группы, вторыевходы которых соединены с выходами соответствующих триггеров группыи управляющими входами коммутатора,выход 1 -й схемы сравнения группы(1 =1 - и ), где О - число модулейвходного кода, соединен с нулевымвходом 1 -го и единичным входом6 +1)-го триггера группы, единичныйвход первого триггерагруппы является входом пуска преобразователя.Изобретение относится к вычислительной технике и может быть использовано при построении устройств сопряжения с вычислительными устрой,ствами, функционирующими в системе 5 остаточных классов (СОЖ), а также в аппаратуре передачи данных, использующей коды СОК.Известно устройство для преобразования чисел из кода СОК в дво- О ичный код, содержащее многовыходовый элемент И и суммирующие счетчики по числу оснований системы СОК, входы которых подключены к выходам блока управления и входу на капливающего счетчика Я .Недостаток данного устройства состоит в том, что до подачи счетных импульсов в счетчики по модулю необходимо вносить значения аддитив ных инверсий остатков кодового слова СОК по соответствующим основаниям, что, в свою очередь, обуславливает необходимость вычисления аддитивных инверсий. Кроме того, устройство 25 характеризуется низким быстродействием. Наиболее близким к предлагаемомупо технической сущности являетсяЗОпреобразователь кода системы остаточных классов в двоичный код, содержащий суммирующие счетчики, входные регистры, схемы сравнения по основаниям СОК, двоичный счетчик, выход которого является выходом устройства, первый триггер, первый ивторой элементы И, причем входыпервого элемента И подключены соответственно к выходам схем сравнения,кроме схемы сравнения по наибольшему основанию СОК, выходы каждоговходного регистра подключены к первым группам входов соответствующихсхем сравнения, вторые группы входов которых подключены к выходам45соответствующих суммирующих счетчиковпо основаниям СОК, первый вход второгоэлемента И является входом тактовыхимпульсов, первый вход первого триггера является входом пуска устрой- У)ства, выход третьего элемента Иподключен к счетному входу двоичногочнакапливающего счетчика, а первыивход - к выхоцу второго элемента И,первому входу четвертого элемента И 55и счетному входу суммирующего счетчика по наибольшему основанию СОК,второй вход третьего элемента И подключен к второму входу четвертого элемента И, первый вход второго триггера подключен к первому входу первого триггера, второй вход которого подключен к входу пятого элемента И, единичный выход первого триггера подключен к второму входу второго элемента И, второй вход второго триггера и первый вход пятого элемента И объединены и подключены к выходу первого элемента И, а второй вход пятого элемента И подключен к выходу схемы сравнения по наибольшему основанию СОК 2 .Недостаток известного преобразователя состоит в относительно низком быстродействии, поскольку максимальное число тактов преобразования составляет величину ЦЬль изобретения - повышение быстродействия преобразователя,Поставленная цель достигается тем,что в преобразователь непозиционного кода в двоичный код, содержащийгруппу входных регистров, группусхем сравнения, группу элементов И игруппу счетчиков по модулю, входыкоторых соединены соответственно свыходами элементов И группы, первыевходы которых соединены с тактовымвходом преобразователя, информационные входы которого соединены свходами входных регистров группы,выходы которых соединены с первымивходами соответствующих схем сравнения группы, вторые входы которыхсоединены с выходами соответствующихсчетчиков по модулю группы, введены группа триггеров, элемент ИЛИ,коммутатор, накопительный сумматорпо модулю, выходы которого являются выходами преобразователя, входыконстант эквивалентов которого соединены с информационными входамикоммутатора, выходы которого соединены с информационными входами накопительного сумматора по модулю,управляющий вход которого соединенс выходом элемента ИЛИ, входы которого соединены с выходами элементовИ группы, вторые входн которых соединены с выходами соответствующихтриггеров группы и управляющимивходами коммутатора, выход-й схемы сравнения группы (1:1 -й ), где11 - число модулей входного кода,4соединен с нулевым входом 1 -го иединичным входом (1+1)-го триггерагруппы, единичный вход первоготриггера группы является входом 5пуска преобразовтеля.На чертеже приведена структурнаясхема предлагаемого преобразователя.Преобразователь непозиционногокода в двоичный код содержит группу 1 Овходных регистров 1, в которые заносятся остатки преобразуемого числа в СОК, группу счетчиков 2 по модулям, группу схем 3 сравнения,группу элементов И 4, группу триггеров 5, коммутатор 6, накопительныйсумматор 7 по модулю, элемент ИЛИ 8,информационный вход 9 вход 10 пуска,тактовый вход 11, выходы 12 съемапреобразованного кода и входы 13 20коэффициентов.Преобразователь работает следующим образом.В качестве алгоритма функциониро"вания используется метод преобраэования с помощью ортогональных базисов. Для СОК с основаниями Р,Р, Рп число А в числовом диапавзоне О-,Г 1 Р -1 однозначно представ 30лено остатками,А (О(,1, К 2, КП)Согласно метода ортогональных базисов число А в позиционной системе счисления представляется как" = ф 1 В+ "2+" +фпВпф1 1 22где В - коэффициент ортогональногобазиса, который, в своюочередь находится из соот-7ношенияв = - ".1 р3где щ - коэффициент, выбираемыйтаким образом, чтобы 40 45 Например, для СОК с основаниями Р =5, Р 2=7, Р 3 =11 и Р =13 коэффициенты ортогонального базиса соответ ственно равны В 1= 10011, В 2 =7151 О, В=136510 и БА=192510В исходном состоянии счетчики 2 и выходной сумматор по модулю обнулены, триггеры 5 установлены в нуле вое состояние, Остатки 6(1,К 2, Кв по входам заносятся во входные регистры 1. Так как все триггеры 5 установлены в нулевые состояния, то нулевые потенциалы на их выходах, прикладываемые к управляющим входам схем 3 сравнения (не показано), запрещают появление на выходах сигналов сравнения, тем самым предотвращаются ложные запуски триггеров 5 в случае равенства хотя бы одного из остатков нулю.После подготовки преобразователя к работе на вход 10 поступает импульс запуска, который переводит триггер 5 в единичное состояние, разрешая тем самым сравнение содержимого регистра 1 с нулевым состоянием счетчика 2, соответствующего младшему основанию Р . Если значение первого остатка равно нулю, то сразу же по приходу разрешающего сиг. нала с триггера 5 на выходе схемы 3 сравнения появляется единичный сигнал, который сбрасывает триггер 5 в нулевое состояние и переводит его в единичное состояние, Если значение первого остатка не равно нулю, то открывается элемент И 4 сигналом с триггера 5, и тактовые импульсы с входа 11 поступают через элемент И 4 на счетный вход первого счетчика 2 по модулю Р 1 . Каждый тактовый импульс увеличивает содержимое первого счетчика по модулю на единицу. Одновременно управляющий сигнал с триггера 5 поступает на первый вход коммутатора 6, который подключает к информационным входам сумматора 7 по модулю группу входов. На эти входы подается значение соответствующего коэффициента ортогонального базиса, для приведенной СОК В 1= 10011 оГИмпульсы с выхода элемента И 4 через элемент ИЛИ 8 поступают на управляющий вход сумматора 7 по модулю, при этом с каждым пришедшим импульсом содержимое сумматора 7 по модулю увеличивается на величину коэффициента ортогонального базиса В 1,. Когда содержимое первого счетчйка 2 по модулю совпадает с содержимым первого регистра 1, на выходе схемы 3 сравнения появится импульс, который установит триггер 5 в нулевое состояние, запретив поступление тактовых импульсов через элемент И 4. Одновременно это импульс, переводит триггер 5 в единичное состояние, При этом коммутатор 6 подклю20 чает к информационным входам сумматора 7 по модулю шины со значением коэффициента В 2. Поступающие импульсы увеличивают содержимое, второго счетчика 2 по модулю и содержимое сумматора 7 по модулю на величину В 2 715.Работа преобразователя продолжается до тех пор, пока не будет достигнуто нулевое состояние всех триггеров 5. После .этого тактовые импульсы не будут поступать ни на один из счетчиков 2 по модулю и на, сумматор 7 по модулю. На этом процесс преобразования прекращается и его результат поступает на выход 12 преобразователя.Пусть в СОК с основаниями В 1=5, В 2 ар 7 В 1 1 и В 4 1 3 число представ ляется остатками 0, =2 р Ж 2 =Зр 1=0 и К 4 =9. Тогда после поступления импульса пуска на вход 10 до сброса триггера 5 на вход счетчика 2 по модулю поступают два импульса и содержимое сумматора 7 по модулю становится равным К В, =.2 1001 = 2002, Далее поступают три импульса на вход второго счетчика 2 по модулю, к содержимому сумматора 7,по модулю добавляется величина М 2 В 2=3 715=2145 и его содержимое стайовится равным 2002+2145 д 4147. После установки ;в единичное состояние сумматора 7 сразу же сбрасывается и в единичное состояние устанавливается триггер 5. З 5 Содержимое сумматора 7 по модулю увеличивается на величину Ж 4 В 4=91925= (17325) вод 5005=2310, а содержимое сумматора 7 по модулю становится равным 40 2310+4175 = (6485) воЗ 5005 1452,что соответствует искомому результату.По сравнению с известным предлагаемый преобразователь обладает более высоким быстродействием. В предлагаемом устройстве максимальноечисло тактов прес бразования составляет величину Р -1 на каждом из и(по количеству оснований выбраннойСОК) шагов преобразования.Таким образом, максимальное количество тактов преобразованияпредлагаемого преобразователя составляетйй ма =, (Р 1 1 ) = Е Р; - и,Выигрыш в быстродействии равен отношениюп Ип вахщпВыигрыш в быстродействии для СОК с основаниями Р 1 =5 р Р =7, Р 3=11 и Р 4=13 (0=4) можно представить в виде"8 вох 398--с 2,375 раа. и , 32Если эту СОК расширить одним основанием Р =17, то"3,щах 5020- с 04,6.хюрх 48Таким образом, использование . изобретения позволяет повысить быстродействие предлагаемого преобраэо" вателя.ктор 2 Тираж 699 По ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 13035, Москва, Ж, Раушская наб., д 4/каз 1754/4 исно филиал ППП "Патент", г. Ужго ул, Проектная, 4 Составитель М. Аршавскийкулинец Техред Т.Маточка Корректор И.Муска