Шурмухин
Устройство для мажоритарного декодирования
Номер патента: 1783624
Опубликовано: 23.12.1992
Автор: Шурмухин
МПК: H03M 13/00
Метки: декодирования, мажоритарного
...на адресные входы элементов 2 памяти, В регистре 12 формируется соответствующий код, содержащий признаки наличия информационных символов, которые на данный момент присутствуют в разряде последовательного кода, при этом адресными сигналами для элемента 2 а информационного символа являются выходные разряды регистра 12 блока 1 управления, кроме разряда, содержащего признак наличия в слагаемом символа аь С второго выхода элемента 15 задержки импульсы (см. фиг. Зд) признака операций "Запись", "Чтение" (отрицательный потенциал - "Чтение", положительный потенциал "Запись" ) через выход 19 блока 1 управления поступают на вторые управляющие входы элементов 2 памяти. Таким образом, при наличии отрицательного потенциала на втором управляющем...
Преобразователь двоичного кода в двоично-десятичный код
Номер патента: 1662005
Опубликовано: 07.07.1991
Автор: Шурмухин
МПК: H03M 7/12
Метки: двоично-десятичный, двоичного, код, кода
...последующего каскада преобразования,Преобразование двоичных кодов в двоично-десятичный, в двоично-десятично-шестидесятиричный, в двоично-десятичный код секунд, минут, градусов производится по одному и тому же алгоритму, Различие только всодержании программы, "жестко" заложенной в сумматоре 6 и табличном преобразователе 7.Двухразрядный код управления с входа 21 поступает на вход дешифратора 14, который производит в каждом такте преобразования перекодировку для каждого каскада деухразрядного входного кода управления в двухразрядный код управления каскадом, Например, при преобразовании двоичного кода секунд в код секунд, минут, градусов;в первом такте, где осуществляется преобразование в код минут, сумматор 6 осуществляет коррекцию...
Устройство цикловой синхронизации
Номер патента: 1566500
Опубликовано: 23.05.1990
Авторы: Королева, Шурмухин
МПК: H04L 7/04
Метки: синхронизации, цикловой
...счетчика 6 ошибок. Когда кодошибки в счетчике 6 превышает допустимое значение, дешифратор 8 вырабатывает сигнал фаэировки счетчика 9, который через элемент ИЛИ 7 поступаетна К-вход счетчика 9 и устанавливаетего в нулевое состояние. В этом случае повторяется описанный цикл поискасинхрокода, Если в течение и-ш тактовсдвига после первой фазировки счетчика 9 значение ошибки синхрокода, формируемое счетчиком 6, не превышаетдопустимого значения, то на первом выходе решающего блока 2 формируется сигнал обнаружения синхрокода, которыйпоступает на элемент И 3, На второйвход элемента И 3 с дешифратора 8 поступает сигнал отсутствия ошибки синхрокода, На выходе элемента И 3 формируется сигнал конца синхрокода.Для примера рассмотрим...
Устройство для мажоритарного декодирования
Номер патента: 1436276
Опубликовано: 07.11.1988
Авторы: Ким, Шурмухин
МПК: H03M 13/43
Метки: декодирования, мажоритарного
...методом голосования по большинству о значении информационного символа и выдает егона выходы 8 устройства,Устройство работает следующимобразом,Последовательный код поступает навходы п элементов 2 памяти и символза символом записывается в них. Од новременно последовательный код поступает на информационный вход решающего блока 3.Процесс декодирования начинаетсяс приходом на вход 7 импульса начала преобразования, который соответствует началу кодовой посылки.Импульс начала преобразованияустанавливает в нулевое состояниесчетчики мажоритарных элементов 4 ив единичное состояние - триггер 9блока 1 управления, разрешая прохождение импульсов тактовой частотычерез элемент И 10 на вход счетчика15 блока 1 управления.Дешифратор 16 блока 1...
Преобразователь двоичного кода в двоично-десятичный
Номер патента: 1280702
Опубликовано: 30.12.1986
Автор: Шурмухин
МПК: H03M 7/12
Метки: двоично-десятичный, двоичного, кода
...кода). Двоичный код номера преобразуемого разряда с выхода счетчика 3 поступает на адресные входы формирователя 4 эквивалентов, на выходекоторого устанавливается значениететрадного эквивалента преобразуемого разряда, соответствующее его адресному входу, С выхода формирователя 4 значение тетрадного эквивалентапоступает на входы комбинационногосумматора 5, на первые входы которого поступает информация с регистра 8. 30Результат суммирования с выходакомбинационного сумматора 5 поступает на адресные входы младших разрядовблока 6 коррекции, на выходе которогоустанавливается значение эквивалентасуммы, и поступает на информационныевходы регистра 8, а единица переносапоступает на вход переноса сумматора5 старшей тетрады.Вьщеленные на...
Преобразователь последовательного двоичного кода в параллельный двоично-десятичный код
Номер патента: 1275777
Опубликовано: 07.12.1986
Авторы: Ким, Шурмухин
МПК: H03M 5/00
Метки: двоично-десятичный, двоичного, код, кода, параллельный, последовательного
...кодовой посылкипрекращается после прихода импульса;:конца преобразования, который поступает на вход 16 останова устройстваи, воздействуя на сброеовые входытриггеров 19 и 20, устанавливает ихв нулевое состояние. На управляющемвходе. ключа 3, элемента И 22 уста- навливается запрещающий потенциал.Тактовая частота на вход счетчика 2 двоичных разрядов не поступает,не поступают также импульсы разрядов кода на запуск генератора 4 импульсов. В двоично-десятичных счет,чиках 9 хранится преобразованноезначение двоичного кода до приходаследующего импульса начала преобразования. ступает на управляющий вход ключа3 и разрешает прохождение импульсовтактовой частоты на счетный входсчетчика 2 двоичных разрядов, крометого, потенциал с триггера 20...
Устройство мажоритарного декодирования
Номер патента: 1249708
Опубликовано: 07.08.1986
Авторы: Ким, Шурмухин
МПК: H03M 13/43
Метки: декодирования, мажоритарного
...О 0 0 40 27 1 0 0 0 0 2 0 3 0 4 0 5 0 28 1 0 29 0 30 1 0 1 1 0 1О 0 1 0 1 0 31 0 0 1 О 1 0 0 1 0 0; . 1 1 0 1 1 7 0 80 9 1 10 0 Значения выходных разрядов кольцевого регистраа, а а аа 0 0 1 0 0 1 0 0 0 0 О. 1 1 О 0 1 0 1 1 0 Значения выходных разрядов кольцевого регистра1а,ааа(а,50 Выходные значения разрядов коль-.цевого регистра 1 (см. табл. 1) содержат признаки наличия информационных символов, которые на данный мо- .мент присутствуют в разряде последо вательного кода, при этом адресными .сигналами для блока 3 а . информаци 1,онного символа являются выходные раз ряды кольцевого регистра 1, кромебПродолжение табл. 2 Такт 0 0 0 1 О 0 00 1 0 0 0 1 0 10 0 0 0 0 0 ,1 0 0 1 0 0 0 0 1 0 0 1 1 0 1 0 0 1 0 0 00 1 0 0 0 1 0 0 1 1 1 1 1 20 1 1 1...
Преобразователь последовательного двоичного кода в параллельный двоично-десятичный код
Номер патента: 1084780
Опубликовано: 07.04.1984
Авторы: Королева, Шурмухин
МПК: G06F 5/02
Метки: двоично-десятичный, двоичного, код, кода, параллельный, последовательного
...вторые входы всех суммирующих тетрад группы, кроме первой, соединены с выходами соответствующих тетрад.выходного регистра, выходы первой тетрады выходного регистра соединены с разрядными входами первой суммирующей тетрады группы, вход переноса которой соединен со стробирующим выходом блока выделения младшего разряда.Блок десятичной коррекции содер- жит четырехразрядный сумматор,элемент И и элемент НЕ, выход кото рого соединен с первым входом эле мента И, второй вход которого соединен с выходом третьего разряда четырехразрядного сумматора, выход четвертого разряда которого соединен с входом элемента НЕ, а выход переноса четырехразрядного сумматора является выходомопереноса блока десятичной коррекции и соединен с входом переноса...
Преобразователь двоичного кода в двоично-десятичный
Номер патента: 1084779
Опубликовано: 07.04.1984
Авторы: Титов, Шурмухин
МПК: G06F 5/02
Метки: двоично-десятичный, двоичного, кода
...разрядов и первым и вторым входами элемента запрета формирователя эквивалентов, выход переполнения сумматора тактов .соединен с входом первого разряда регистра признаков соседней старшей тетрады формирователя эквивалентов и первым входом первого разряда сумматора тактов, вторые входы первого и второго разрядов которого соединены соответственно с выходами первого и третьего разрядов, выходы первого, второго и четвертого разрядов которого совместно с выходом элемента запрета формирователя эквивалентов являются выходами тетрады формирователя эквивалентов, вход первого разряда первой тетрады формиронателя эквивалентов является входом подготовки формирователя эквивалентовНа фиг.1 приведена структурная схема предложенного...
Преобразователь двоичного кода в двоично десятичношестидесятиричный код
Номер патента: 1051529
Опубликовано: 30.10.1983
Авторы: Королева, Шурмухин
МПК: G06F 5/02
Метки: двоично, двоичного, десятичношестидесятиричный, код, кода
...5 коррекции (еаиниц грацусов). Выходы сумматора 10 и бпока 5 коррекции с весом 2 10 соединены с вхоодами шестого сумматора (цесятков градусов) 11, выход перепопнения которого соединен с входами бнока 5 коррекции и с входами седьмого сумматора (сотен грацусов) 12. Блок 5 коррекции содержит (щ. 2) сумматор 13, входы которого явпяются входами бпока коррекции с весами (22, 2) 10; , гце К- номер тетрады преобразования, Выходы первого и четвертого разрядов сумматоров 13 явпяются разрядными выходами(выходами сумм) бпока коррекции с весами 2" 10" ", 2 10"Выход третьего разряда сумма. тора 13 соединен с входом епемента И 14,второй вход которого соединен с выходом эпемента НЕ 15, вход которого соединенс выходом четвертого разряда сумматора 13....
Преобразователь двоичного кода в двоично-десятичный
Номер патента: 771659
Опубликовано: 15.10.1980
Авторы: Королева, Шурмухин
МПК: G06F 5/02
Метки: двоично-десятичный, двоичного, кода
...двоичного числа в величину, кратную10, где в - номер яруса, в котором разме.щен сумматор, Образующиеся при этом остатки имеют значения, равные весам следующихза старшим разрядов двоичного кода,ФСумматор 2, осуществляет следующие преобразования, представленные в табл. 2.771659 Габлица 2 Сочетания разрядов навходах сумматора 2,640 + 256 = 2102 а 640 Ф 128 = 2 102" 640 = 2 10 256 + 128 = 2 + 2 128 = 2 128 256 2 в 256 256128 - 128 = 2 а + 2 т + 2 т 512 Выходной сигнал сумматора по модулю десять 2 кратный 10, поступает на сумматорИпо модулю десять 2, второго яруса, а образующиеся остатки поступают на входы суммато 7, ра 2, первого яруса, На вход сумматора 2 по- ступает также последующий седьмой .разряд пре.образуемого числа. На...
Преобразователь двоичного кода в двоично-десятичный
Номер патента: 691844
Опубликовано: 15.10.1979
Авторы: Королева, Шурмухин
МПК: G06F 5/02
Метки: двоично-десятичный, двоичного, кода
...имеют веса5 691844тенциала с выхода элемента 3 (7 й разряд 9, 10 и элемента И-НЕ 7 поступают сигналы,двоичного числа отсутствует) с выхода эле несущие значения 2, 2, 2 соответственно.мента И-НЕ 2 поступает. запрещающий потен Преобразование двоичного кода в двоично.пиал на инверсный вход элемента И - НЕ 5 и . десятичный осуществляется .следующим обра.разрешающие потенциалы на элементы ИЛИ - НЕ 5 зом,8 и.9Разряды преобразуемогодвоичного числа(На выход сумматора 1 по модулю десять поступают на сумматоры первого яруса преоб.с выходов элементов ИЛИ - НЕ 8 и 9 посту разования.лают сигналы, несущие значение 2.10 и 26,.. На 1 й сумматор. первой ступени преобразо.вания ф фиг, 1) поступают 3 старших разПри наличии только 8.го (2 ) разряда, ряда...
Устройство для мажоритарного декодирования
Номер патента: 607349
Опубликовано: 15.05.1978
Авторы: Верховцев, Шурмухин
МПК: G06F 11/08, H03M 13/51, H04L 17/30 ...
Метки: декодирования, мажоритарного
...15ния:ав =а 1+а 2ав =а 2+а 2а, =ав+а,а 1 а = а 1 о + а 11 20а 1 ф = а 11+ а 12В соответствии с правилами кодирования имеем следующую систему проверочных соотношений для символа а 1,а 1=а 1 25а 1= а 2+ ава 1=аВ+аа 1 а 12+аза 1= ав+ а 11а 1= ав+а 1030а, = а 2+а 1 а01=- аа+а 1 ВАналогичная система может быть составлена относительно любого из символов.Циклические свойства кода гарантируют, что каждая проверка для символа может з 5 быть получена из проверки относительно сим. вола а 1 путем ее циклического сдвига.Указанные системы уравнений определяют связи входов сумматоров с выходами регистра сдвига.40На вход регистра сдвига 1, состоящего из последовательно соединенных триггеров Т 1 - Т 1 в, поступает последовательный код...
Электромагнитная линия задержки
Номер патента: 542333
Опубликовано: 05.01.1977
Авторы: Кудрина, Поклонский, Шурмухин
МПК: H03H 7/30
Метки: задержки, линия, электромагнитная
...05,01,7 Изобретение относится к рименно к импульсной техник использоваться в устройствахи вычислительной техники. Известна электромагчитная держки, представляющая собой внутри которого находится заз экран в виде проводящего с пр прорезями покрытия, нанесеннэ дрический диэлектрический сте упрощения регулировки парамет задержки поверх соленоида нам роткозамкнутые катушки,В этой линии задержки коро тые катушки играют роль тольк тировочных элементов, что при введению допрлнительных конст элементов. Наиболее близка к предлагаемтромагнитная линия задержки, соосновную обмотку, намотанную нтрический стержень, и обмотку ищих заземленных секций, нам отаверх основной обмотки 11 . та линия задержки ан тительными фазовыми искаже большим...