Устройство для умножения двух чисел

,8011793 51)4 С 06 Р 7/5 ОПИСАНИЕ ИЗОБРЕ АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ения двоичных целых ч едены э ентов И сел по модулемент НЕ,2 - 1, в него вв две группы элем тов И в каждой, тор и блок корр содержащий 1 -в П-разрядный су регистра младши по 1; элеменяднь;и суммазультата,элемент И и 11 -раз екции р ходовый мматор,ичем выходь х разря о входа произведе. я соединены и первого слагаемого п -разрядноговходы второго слагаемогосоединены с выходами эле ммат оторогонтов И первои группы, первые входы которыхсоединены с выходом элемента НЕ,вход которого соединен со входом установки режима работы устройства ис первыми входами элементов И второй группы, вторые входы которыхсоединены с выходами регистра старших разрядов произведения и вторымивходами соответствующих элементов Ипервой группы, а выходы - с выходампстарших разрядов произведения устройства, выходы младших разрядовпроизведения которого соединены свыходами )1 -разрядного сумматора бло.ка коррекции результата, входы первого слагаемого которого соединены с ши.ной нулевого потенциала, а входы второго слагаемого - со входами П -входо.вого элемента И блока коррекции результата и выходами суммы и -разрядного сумматора, выход переноса которого соединен со входом переноса этого же и -разр П-входового э ции результат реноса П-разр ора бло дного сультата. рекции ре ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТКРЫТИЙ(56) Патент США Р 4037093,кл. С 06 Р 7/52, опублик, 1977.Авторское свидетельство СССРР 900281, кл. С 06 Р 7/52, 1979.Макаревич О.Б., Спиридонов Б.Г.Цифровые процессоры обработки сигналов на основе БИС, - "Зарубежнаяэлектронная техника", 1983, Ф 1,с. 59-61, рис. 1,2.(54)(57) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯДВУХ ЧИСЕЛ, содержащее регистр множимого, регистр множителя, блок формирования частичных произведений,блок синхронизации, регистры старших и младших разрядов произведений,информационные входы которых соединены соответственно с выходами старших и младших разрядов блока формирования частичных произведений,первая и вторая группы входов которого соединены соответственно свыходами регистров множимого и множителя, информационные входы которых соединены соответственно со входами множимого и множителя устройства, выходы блока синхронизации соединены с синхровходами регистровмножимого, множителя, старших разрядов произведения и младших разрядовпроизведения соответственно, о т -л и ч а ю щ е е с я тем, что, с це.лью расширения функциональных возможностей за счет обеспечения умнодиого сумматора, выхо емента И блока коррек соединен со входом п55 1 1179Изобретение относится к вычислительной технике и технической кибернетике и может быть использовано вустройствах для цифровой обработкисигналов (в частности, для цифровой 5обработки изображений), а также всистемах кодирования, принцип действия которых базируется на теории полей Галуа.Цель изобретения - расширение фун кциональных возможностей устройстваза счет обеспечения дополнительно умножения 1 -разрядных двоичных чиселпо модулю 2 -1, которой отличен отстепени двойки. 15На фиг. 1 схематически показаноустройство для умножения двух чиселфна фиг.2 - схема блока коррекции результата.Устройство для умножения двух чисел (фиг.1) содержит регистры множимого 1 и множителя .2, блок 3 формирования частичных произведений, регистры младших 4 и старших 5 разрядовпроизведения, элемент НЕ 6, первую 7и вторую 8 группу элементов И, и -разрядный сумматор 9, блок 10 коррекциирезультата и блок 11 синхронизации,Блок 10 коррекции результата(фиг.2) содержит й -входовый элемент И 12 и 1 -разрядный сумматор 13.Устройство работает следующим образом.Разряды а , , а множимого иВ 1 ф . ,ф ВО множителя поступают на 35регистры 1 и 2 соответственно. Далее они передаются на входы сомножителей блока 3, на выходах которогоформируется результат обычного умножения, представляющий собой число с 402двоичными разрядами. По сигналуприема С младшие разряды заносятсяв регистр 4,. а старшие - в регистр 5.Если сигнал, определяющий режимработы устройства, соответствуетлогической единице,то на входах элементов И с первой группы появляютсясигналы логического нуля. Тогда навыходах Я, . , Я й -разрядногосумматора 9 появляются младшие разряды произведения, а на выходах элементов И второй группы Цп+- старшие разряды. Таким образом, осуществляется обычное умножение п -разрядных двоичных чисел.Так как 2 совпадает с единицейпо модулю 2 -1, то 2 совпадает по3 322 г1указанному модулю с 2 " " (=1,2, П). Это означает, что старшие разряды произведения имеют тот же вес, что и соответствующие им младшие разряды. Поэтому для приведения произведения по модулю 2 -1 необходимо сложить два числа, образованные младшими и старшими разрядами произведения.Указанное действие осуществляется в режиме умножения по модулю 2"-1.Сигнал, определяющий режим работы устройства, соответствует в таком режиме логическому нулю. На выходах элементов И первой группы появляются сигналы, соответствующие старшим раз.рядам йроизведения, а на выходах элементов И второй группы - сигналы логического нуля. Сумматор 9 производит сложение чисел, образованных младшими и старшими разрядами. После сложения может возникнуть перенос из П -го разряда сумматора, имеющий вес 2", т.е. единица по модулю 2 -1.Поэтому вводится обратная связь между выходом переноса и входом переноса сумматора 9. За время двух сложений на выходах (, , Я сумматора 9 формируются разряды умножения по модулю 2 -1. Результат получается в двоичном коде.Однако устройство для умножения двух чисел имеет в режиме умножения по модулю 2 -1 два представления нуияя: 00 О я 111 , таяц разрядов п разрядовкак число 111 сравнимо с нур разрядовлем по модулю 2"-1. Поэтому окончательный результат необходимо скорректировать. Коррекция результата при необходимости осуществляется блоком 10. Результат умножения (или ряда умножений и сложений по модулю 2 -1) поступает на П -входной элемент И 12 и одновременно на входы первого слагаемого П -разрядного сумматора 13 (на входы второго слагаемого подается сигнал логического нуля). При равенстве всех разрядов результата единице на выходе П -входного элемента И 12 появляется единица, поступающая на вход переноса Н-разрядного сумматора 13, Тогда на его выходах суммы устанавливаются нулевые значения.аказ 5 Патент", г.ужгород, ул.Проектная, 4 Филиал 6/50 Тираж 7ВНИИПИ Государствепо делам изобре13035, Москва, Ж0 Подписноеного комитета СССРений и открытийРаушская наб., д.4/5