Устройство для умножения

СОЮЗ СОВЕТСНИХСОЦИАЛИСТИЧЕСКИХ 4 С 06 Р 7/52 ИЗОБРЕ ПИСА ЕН ЕЛЬСТВ АВТОРСКОМУ СВ ГОСУДАРСТВЕННЫЙ КОМИТЕТ СССРПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТИЙ(71) Шахтинский технологический институт бытового обслуживания(56) Соловьев Г.Н.Арифметические устройства ЭВМ. М.: Радио, с.129,рис.5,2.Потапов В,И. и др. Быстродействующие АЛУ ЦВМ 1 учебное пособие ),Новосибирск, 1978, с.9-15,рис.1,32.(54)(57) УСТРОЙСТВО ДЛЯ УМНОЖЕНИЯ,содержащее табличный блок умноженияи табличный блок суммирования, о тл и ч а ю щ е е с я тем, что, сцелью сокращения оборудования, в него введены два блока памяти, двамультиплексора, буферный регистр иблок микропрограммного управления,который содержит триггер, управляемый генератор импульсов, счетчик,блок памяти микропрограмм и две группы элементов И, причем входы множимого и множителя устройства соединены с первыми информационными входамипервого и второго мультиплексоров соответственно, вторые информационныевходы которых соединены с выходом пер-.вого блока памяти, первый информационный вход которого соединен с выходом табличного блока умножения ис первым информационным входом второго блока памяти, второй информационный вход которого соединен с вторым информационным входом первогоблока памяти и выходом табличногоблока суммирования, информационный вход которого соединен с информационным входом .табличного блока умножения, выходом произведения устройства и выходом буферного регистра, первый информационный вход которого соединен с выходом первого мультиплексора, третий информационный вход которогосоединен с выходом второго блока памяти и третьим информационным входом второго мультиплексора, выход которого соединен с вторым информационным входом буферного регистра, а в блоке микропрограммного управления тактовый вход устройства со- д единен с установочным входом,З триггера, прямой выход которого соединен с управляющим входом управляемого генератора импульсов, прямой выход которого соединен с управляющим входом элементов И первой группы и счетным входом счетчика, вход сброса которого соединен с инверсным выходом триггера, а выходы - с адресными входами блока памяти микропрограмм, первый, второй, третий и фф четвертый выходы которого соединены фф с входами соответствующих элементов фф И второй группы, управляющий вход ко- д торых соединен с инверсным выходом управляемого генератора импульсов, выходы элементов И второй группы соединены соответственно с входами управления режимом записи первого и второго блоков памяти, с входом сбро" са триггера и выходом управления выводом результата умножения устройства, пятый выход блока памяти микропрограмм соединен с управляющими входами табличных блоков умножения и суммирования, шестой и седьмой. выходы блока памяти микропрограммсоединены с входами соответствующихэлементов И первой группы, выходыкоторых соединены соответственно свходами управлейия режимом запйсистарших и младших разрядов буферного 76325. регистра, восьмой, девятый, десятыйи одиннадцатый выходы блока памяти микропрограмм соединены соответственно с адресными входами первого и второго блоков памяти и первого и второго мультиплексоров.Изобретение относится к вычислительной технике и может быть использовано в универсальных вычислитель"ных машинах,Целью изобретения является сокращение оборудования,На фиг, 1 представлена функциональная схема устройства; на фиг,2 функциональная схема блока микропрограммного управления; на фиг.3 -временная диаграмма работы блока;на фиг, 4 - форматы для внешнегопредставления операндов, на фиг,5блок-схема алгоритма умножейия,Устройство для умножения(фиг.1)содержит входы множимого 1 и множи- .теля 2 устройства, первый 3 и вто. рой 4 мультиплексоры, буферный регистр 5, табличные блоки умножения 6 и суммирования 7, первый 8и второй 9 блоки памяти, блок 10микропрограммного управления, выходрезультата 11 устройства.Блок микропрограммного управления1 О ( Фиг,2 ) содержит блок 2 памятимикропрограмм, генератор импульсов13, счетчик 14, триггер 15, две группы элементов И 16 и 17, тактовыйвход 8 устройства,Мультиплексоры.3 и 4 необходимыдля коммутации групп разрядов множимого, множителя,и информациичастичных сумм и частичных произведений), хранящейся в блоках памяти8 и 9,Блоки памяти 8 и 9 необходимы дляхранения старшей и младшей частей,частичного произведения и частичной суммы соответственно. Зти блоки,могут быть выполнены в виде одногоОЗУ.Табличные блоки умножения 6 исуммирования 7 могут быть выполненыв виде адресуемой матрицы ПЗУ, вкоторЬй размещены две таблицы (сум"мы и произведения ),2Блок 10 микропрограммного управления необходим для формированиямикропрограммы для реализации алгоритма умножения,5Блок памяти микропрограмм 12 блока 10 представляет собой матрицу ПЗУв которой зафиксированы микропрограммы управления устройством, т.е. последовательность микрокоманд У - УСи адресных кодов А - АГенератор импульсов 2 блока 1 Ообеспечивает генерацию тактовой частоты устройства.Счетчик 14 блока 10 реализует адресацию блока памяти микропрограмм12 и динамику работы устройства.Триггер 15 блока 10 обеспечиваетзапуск и останов устройства.Группы элементов И 16 и 17 блока20 1 О формируют выходные микрокоманды,В качестве выходной информацииблока микропрограммного управленияявляются: А 1 в .группа разрядов, предназначенная для адресации первогоблока памяти 8; А - группа разрядовдля адресации второго блока памяти 9.;А 5, А - группа адресных разрядовдля управления мультиплексорами 3 и4 соответственно;У 1 У - микрокоман- ды, определяющие режим Запись/Чте 30 пние блоков памяти 8 и 9 соответственно," У - микрокоманда, обеспечивающаявыбор табличного блока умножения 6или табличного блока суммирования 7;У 1, У 5 - микрокоманды, обеспечивающие запись информация соответственно в старшую и младшую группу разря-.дов буферного регистра 5; У - микрокоманда, обеспечивающая сброс триг:гера 5, т.е. останов устройства;У - микрокоманды, синхронизирующиевывод пары цифр конечных произведений, зафиксированных На буферном регистре 5,Устройство для умножения рабо" .тает следующим образом.176325 где и - разрядность операндов;40ш - разрядность групп(а,Ь,с ит.д.), на которые они разделены,Согласно фиг,4 частичные произоведения (П. )будут записаны в следую щей форме:1 На вход устройства подаются численные значения множимого и множителя; предварительно приведенные к положительному знаку. Поступление операндов синхрониэируется поступлением синхроиьпульсов СИ, передним фрон том которого устанавливается в единичное состояние триггер 5, сигна" лом с прямого выхода которого производится запуск генератора импульсов 13, а сигналом с инверсного выхода снимается блокировка со счетчика 14Серия тактирующих импульсов с прямого выхода генератора импульсов 13 поступает на счетный вход счетчика 14 и путем подсчета их на счет.чике 14 производится перебор 1,в естественном порядке) адресных кодов блока памяти микропрограммы 12, который осуществляется до тех пор, пока из блока памяти микропрограмм на вход триггера 15 не поступит микрокоманда У, которая обнуляет триггер, а он в свою очередь обнуляет содержимое счетчика 14.За.время полного перебора на выходах блока микропрограммного управления формируется микропрограмма.Всю микропрограмму можно условно разбить на несколько циклов. На первом цикле производится запись операндов (множимого и множителя ) в блоки памяти с одновременным вычислением частичных произведений.Количество шагов Ю в этом циклеравно: Пт - ЬГ = П 2 П ,П=аЕ=ППП = Ье = ПП(2)П 7 = сд = П 7 П 1П, = Ьа = Пфп,;где П - старшие разряды частичногопроизведения; П, - младшие разряды частичного1произведения.Следовательно, в цикле записиоперандов согласно выражениям (1) и(2) блоков микропрограммного управления будет выполнено Я одинаковыхшагов, на каждом из которых счетчиком 14 сформируется соответствующийадрес микрокомандного слова. По этоО му адресу из блока памяти микропрограмм 12 выбираются соответствующиекоды А и А , которые скоммутируютмультиплексоры 3 и 4.Содержимое соответствующих групп5разрядов множимого и множителя с выхода мультиплексора поступит на информационные входы регистра 8, гдебудут зафиксированы микрокомандамиУ 5 и У по задним их фронам, Причеммикрокоманда У записывает содержи 4мое ш разрядов, поступающих от мультиплексора 3, а микрокоманда УХш разрядов, поступающих от мультиплексора 4,Таким образом, в регистре 5 эафикеированы цифры исходных операндов,которые по мере поступления подаются"/на входы табличного блока умножения6; на адресный вход которого пода 30 ется микрокоманда У 5 = 1Частичные произведения на выходетабличного блока умножения 6 удерживаются до тех пор, пока на его входеудерживаются операнды (адрес ).З 5 Затем формируются микрокоманды У,1и У, означающие режим записи в блоки памяти 8 и 9 по адресам А и А2сформированные синфаэно с А и А5 Фблоком памяти микропрограмм 12, причем высокий потенциал микрокомандУ 1 и У обозначает (для блоков памяти 8 и 9) запись, низкий - считывание по соответствующим адресам(АА,).. фПосле проведения цикла записи частичных произведений в блоки памяти8 и 9 информация с входов 1 и 2 может быть снята, а блок микропрограммного управления сФормирует Н цик 50 лов частичных сумм, каждый из которыхзаканчивается вычислением соответствующей цифры конечного произведения.Б щ (3)55 Вычисление частичных сумм производится с помощью табличного блокасуммирования 7, на адресный вход которого подается микрокоманда У О, 11 7632530 по соответствующим адресам. Адресамив этом случае как и в предыдущем являются коды слагаемых, подаваемыхиз блоков памяти 8 и 9, через муль"типлексоры 3 и 4.Формирование частичных сумм (2.;1и конечных цифр произведения (П;)производится согласно следующим выражениям (применительно к разбиению операндов на группы согласно фиг.4),1 цикл П = П 12 цикл 1= П" + П Ф Пр 1П П +;т - Плгде П ,- перенос при образовании соответствующей частичной суммыП - перенос от формированияцифры соответствующего конечного знака произведения, 203 цикл Е = П + Ппа2.+ ПОднако при выполнении алгоритмаумножения исходные данные для образования 1-й частичной суммы могутбыть расположены в одном и том жеблоке памяти, Тогда при записи врегистр 5 нх необходимо разнести погруппам. Для этого используются перекрестные связи мультиплексоров 3и 4, т,е. производится склеиваниеслагаемых, расположенных в одном итом же блоке памяти.Зафиксированные на регистре 5слагаемые через блок 7 идентифицируются в сумму, значение которойпоступает на информационные входыблоков памяти 8 и 9, и при выработке блоком микропрограммного управления микрокоманды У пары цифр конечных произведений выводятся из уст"ройства,1176325 т /пи 1) ет Угтн 1 Ф Грулюлмлели Фие,4 фиг. УСоставитель Е. Захарченкоько Техред С.Мигунова Корректор Л.Пилипенко тор 362/48 Тираж 710 НИИПИ Государственно по делам изобретении 13035, Москва, Ж,а Патент", г, Ужгород роектная 4 Гругюаетщйиид ро,араЬР 3 ноно 8 ве ОйдЮЬ/ Подписноео комитета СССРи открытийаушская наб., д. 4/5