Патенты с меткой «памятью»

Номер патента: 1280626

Опубликовано: 30.12.1986

Авторы: Дубровская, Корзун, Мосиенко, Хотько

МПК: G06F 9/06

Метки: памятью

...в сумматорах 16, на входы блоков 17 сравнения. В исходном состоянии в каждом из регистров 15 хранится дополнительный код, соответствующий начальному адресу каждой из зон и конечному адресу последней зоны блока 1 памяти. Количество регистров 15 на один больше, чем конечных зон (цепи, обеспечивающие предварительную запись кода, на фиг.1 не показаны).В процессе записи информационных массивов в сумматорах 16 осуществляется сравнение адресов, поступающих со счетчика 6 адреса с дополнительными кодами, хранящимися в регистрах 15. Количество сумматоров 16 равно количеству регистров 15.Сигналы с выходов сумматоров 16 поступают на блоки 17 сравнения, где происходит сложение по модулю два сигналов с выходов соседних сумматоров 16, т.е. сигналы с...

Номер патента: 1280642

Опубликовано: 30.12.1986

Авторы: Зильбергельд, Пронин, Пыхтин, Рымарчук, Хамелянский

МПК: G06F 13/00

Метки: ввода, вывода, группой, данными, каналов, между, обмена, оперативной, памятью

...элементов И-ИЛИ 37, При этом потенциалом с триггера 57 передачи данных блока 15 17 блокируется прием микрокоманд из памяти 28 микрокоманд блока 1 на первую группу элементов И-ИЛИ 37 и пропускается микрокоманда из блока 17, в ходе выполнения которой должен 20 производиться обмен данными между оперативной памятью и первой и второй группами регистров 15 и 16 через внутренние тракты процессора.Для управления прохождением дан ных блок 17 вырабатывает последовательность сигналов с выходов триггера 67 запроса передачи данных,триггера 68 первого цикла передачи, триггера 69 промежуточного цикла передачи,30 триггера 70 второго цикла передачи, а для управления первой и второй группами регистров 15 и 16 - с выходов первой и второй групп...

Номер патента: 1280643

Опубликовано: 30.12.1986

Авторы: Абрамов, Шпита

МПК: G06F 13/10

Метки: двух, микро, общей, памятью, сопряжения, эвм

...Пассивное устройство (например, память) является только исполнительным устройством, Оно может принимать или передавать информацию талька под управлением активного устройства.Связь через канал замкнута т.е,управляющий сигнал, переданаемьй активным устройством, должен поступить на ответный сигнал от пассивного устройства, Поэтому процесс обмена между устройствами не зависит от длины канала и времени отклика пассивного устройства (н пределах 10 мкс). Асинхронное выполнение операций передачи данных устраняет необходимость в тактовых импульсах, В результате этого обмен с каждым устройством может происходить с максимально возможным для данного устройства быстродействием. Обмен между двумя устройствами может выполняться как 16-разрядными...

Номер патента: 1283776

Опубликовано: 15.01.1987

Авторы: Алешин, Пресняков

МПК: G06F 13/00

Метки: памятью, сопряжения, цвм

...компаратора1 появляется положительный потенциал,который устанавливает, в единичное 35состояние триггер 4, а в случае не"совпадения сбрасывает его в нулевоесостояние, активизируя сигнал насвоем инверсном выходе, т.е. приналичии п блоков памяти, имеющих ана логичную схему сопряжения, всегда установлен только один триггер, а триггеры остальных блоков сброшены внулевое состояние,45Единичный уровень с выхода триггера разрешает прохождение управляющих сигналов ЦВМ на блок памяти, т.е, осуществляется обращение к памяти. 76 2Формула изобретенияУстройство для сопряжения ЦВМ с памятью, содержащее первый, второй регистры, компаратор адреса, триггер и блок элементов И, причем вход устройства для подключения информационно о выхода ЦВМ соединен с...

Номер патента: 1283852

Опубликовано: 15.01.1987

Авторы: Аврукин, Заблоцкий, Кондратьев, Фирсов

МПК: G11C 7/10

Метки: буферной, памятью

...работу устройства для,ш = 4.Пронумеруем элементы от 1 до 4и введем понятие активности -го элемента - А; ( = 1,4) . Наиболее активному элементу, (который использовался последним), присвоим активность,равную "1" (А; = 1), элементу, который использовался перед ним - "2"(А; = 4).В таблице приведены все возможныехронологии и соответствующие им кодыдля ш = 4.1283852 Продолжение таблицы Код хронологии Хронология Хронология Код хронологиир Е В 4;ф 4 А,зф А 2 Афф 2 4 1 Э О 11 О 4 Э 4 Э 2 1 1 1 1 О 1 2 4 3 1 О 1 1 1 ще мДля примера рассмотрим переход из состояния хронологии 24 13 в новоеФсостояние при различных номерах наиболее активного элемента с входов 6. Состояние хронологии должно быть получено (если исходное состояние 2413) под...

Номер патента: 1285524

Опубликовано: 23.01.1987

Авторы: Кожемяко, Лысенко

МПК: G09G 3/14, H03K 3/42

Метки: индикации, памятью, элемент

...первого резистогра 12; К- номинал второго резистора 13; Бр , Пр- напряжение зажигания первого 10 и второго 14 светодиодов соответственно, 1, 1 р - ток первого 10 и второго 14 светодиодов соответственно, Б - прямое падение напряжения двторого диода 11 1 к - предельно допустимые значения тока транзистора 1,Элемент индикации с памятью работает следующим образом.Пусть транзистор 1 закрыт, тогда через встречно включенные второй диод 11 и первый светодиод 10 ток не протекает (заперт второй диод 11), Ток протекает через цепочку:второй резистор 13 - второй светодиод 14, Если во время отсутствия синхросигнала С=О появляется информационный сигнал 1) = 1, то в возбужденном состоянии оказываются третий 4 и пятый 9 Фотодиоды, что, однако, не...

Номер патента: 1288707

Опубликовано: 07.02.1987

Авторы: Мазикин, Пронин, Хамелянская, Яновская

МПК: G06F 13/00

Метки: ввода, вывода, группой, данными, каналов, между, обмена, оперативной, памятью

...на группу элементов И-ИЛИ 20, управляющие .направлением загрузки первой и второй групп регистров 15 и 16, и на блок 17 управления,Для управления адресацией буфера данных используется триггер 108 обращения интерфейса, Если триггер 108 обращения интерфейса сброшен,при выполнении обмена данными между буферной памятью данных и группой регистров адресации буферной памяти до зоны (двойного слова) происходит с помощью триггера 111 выбора буфера процессора, а до слова - с помощью триггера 112 номера слова. Триггер 112 номера слова во время передачи двойного слова переключается, Если триггер 108 обращения интерфейса установлен, может выполняться обмен между буферной памятью 107 данных и регистром 106 данных. При этом адресация зоны происходит с...

Номер патента: 1291992

Опубликовано: 23.02.1987

Авторы: Заблоцкий, Цесин

МПК: G06F 12/00

Метки: оперативной, памятью

...записи во время синхросигнала Т . 20Режим цЧтецие адреса" предназначен для считывания строк таблицы страниц, размещенной в блоке 7. Выбор строк накопителей 57-59 и 79 осуществляется также, как в режиме "За лись адреса", Считанная из накопителей 79, 57-59 информация подается на вход коммутатора 13 (при наличии потенциального сигнала на управляющем его входе, поступающем с выхо да 23) и затем - на вход регистра 3 во время синхросигнала Т с выхо 6да 24. С выхода регистра 3 информация поступает на выход 15. Режим сброса бита обращения используется управляющей программой операционной системы для определения частоты обращения к страницам, Во время сицхросигнала Т сигнал с выхода 24 поступает на вход блока 7, в результате 40 записывается...

Номер патента: 1295404

Опубликовано: 07.03.1987

Авторы: Вайзман, Качков, Рымарчук, Чеховских

МПК: G06F 13/00

Метки: внешними, данными, между, обмена, оперативной, памятью, устройствами

...при выводе из БФФО 4 при следующем обращении к ОП.Между обращениями к ОП при записи или чтении байтов, передаваемых между БФФО 4 и блоком 1 памяти содержимое счетчика 59 модифицируется на -1 по сигналу, поступающему на вход 28 счетчика с выхода блока 3 управления. Сигнал равенства нулю счетчика 59 с выхода элемента И 60 говорит о том, что блок 4 готов к очередному обращению к ОП. Таким образом, при выполнении операций ввода с цепочкой данных константа обмена в счетчике формата обмена позволяет отделить байты текущего и предыдущего управляющих слов канала. Это позволяет принимать в пределах блока 1 памяти данные, поступающие с ВУ, не ожидая смены управляющих слов канала.При выполнении операций вывода с цепочкой данных, не...

Номер патента: 1297069

Опубликовано: 15.03.1987

Автор: Комаров

МПК: G06F 13/28

Метки: внешних, общей, памятью, сопряжения, устройств

...на (режим "Обмен" ) активизирован шин - вход тактовых импульсов первого ный формирователь 28 и первый блок БПДП 5 от генератора 13 тактовых 6 памяти соединен с магистралью импульсов, через элемент И-НЕ 36 по-. данных первого внешнего устройства 20 ступают на вход вычитания счетчика (КМД 7 - КМД О). Исключение одновре, а через элементы И-НЕ 37 и 38 - менной активизации шинных формирова- на магистраль управления первого телей 27 и 28 достигается использо- БПДП 5. На магистрали адреса первованием элемента НЕ 29. Направление го БПДП 5 (шины КМА 9 - 1 ЖА О) при передачи данных через шинные Форми этом формируется текущий адрес перерователи 27 и 28 определяется зна- дачи данных, а после его полной усчением сигнала на выходе мультиплек-...

Номер патента: 1304029

Опубликовано: 15.04.1987

Авторы: Исаенко, Самчинский, Сенников, Смук, Шаров

МПК: G06F 12/00

Метки: памятью, сопряжения

...элементов И 8 группы формируются сигналы, поступающие через коммутатор 11 на входы элементов И 13 группы. В соответствии с сигналами, поступающими с выходов элементов И 13 группы, осуществляется установка соответствующих тригге- О ров 14 группы. Сигналами с инверсных выходов соответствующих тригге. ров 14 группы осуществляется отключение соответствующих входов 1 устройства и всех остальных входов 1 устройства, имеющих меньший приоритет, установленный в соответствии с сигналами на входах 2. Тем самым запись информации, поступающей с входов 1 на входы регистра 17 в 20 течение времени передачи информации с выходов 23 устройства, осуществляется только при поступлении сигналов на входы 1 устройства, имеющих больший приоритет по...

Номер патента: 1304076

Опубликовано: 15.04.1987

Авторы: Андреева, Бородин

МПК: G11C 11/14

Метки: доменной, памятью

...информация не была записана в регистр хранения ЦМД-микросборки из-за его дефектности, то второй бит поступает во второй разряд регистра 2, а первый бит из первого разряда регистра 2 при наличии разрешения на элементе И 6 проходит через информационный выход 19 на запись в ЗУ. По окончании второго синхроимпульса происходит сдвиг информации в регистре 2 на один разряд вправо сигналом через И 5. В дальнейшем каждое появление О в некотором разряде регистра 9 вызывает продвижение 1 в соответствующем регистре 1 на разряд влево, что обеспечивает сохранность в регистре 2 ранее занесенной, но еще не выведенной через выход 19 информации,Чтение информации. Перед началом операции чтения производится начальная установка, аналогичная той, которая...

Номер патента: 1305696

Опубликовано: 23.04.1987

Авторы: Ким, Обросов, Прохоренко, Семеняк

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...быстродействия устройстваЧа чертеже представлена блок-схемаустройства,Устройство содержит первый 1, второй 2 блоки контроля по четности,первый элемент И 3, дешифратор 4, первый 5, второй 6 триггеры, второй элемент И 7,Устройство работает следующим образом.Первый блок 1 контроля по четностиформирует сигнал, соответствующийконтрольному разряду кода информациина выходной шине данных и разряду дополнительной шины, Второй блок 2 контрсля по четности формирует сигнал,состветствующий контрольному разрядукода информации входной шины данных,дополнительной шины данных,Организация дополнительной шинывызвана необходимостью обработки служебного признака информации.В устройстве служебный признак приписывается к определенному байту информации ввиду...

Номер патента: 1305771

Опубликовано: 23.04.1987

Авторы: Глотов, Саримахмудова, Семеняк, Шапошник

МПК: G11C 7/00, G11C 7/10

Метки: буферной, памятью

...выхода 14 поступает на вход 16 счетчика 42 счетчика 3 и добавляет в счетчик единицу. Состояние счетчика 3 с выхода 23 поступает на входы 24 элементов 4 и на вход 25 элемента 5, Один из элементов 4 открывается и пропускает сигнал на выход 26, а также на выход элемента 5. Та схема, которая пропускает сигнал, стробирует свой регистр 6, поэтому информа 13057 ция, поступающая на входы 29 регистров 6, записывается в один из них. Если для данного кода операции не выбраны все операнды, то на вход 9 блока 1 управления поступает из устройства управления сигнал сброса и триггер 33 устанавливается в нулевое состояние. Пришедший новый запрос аналогично предыдущему проходит указанные цепи, записывает следующий операнд в 10 тот регистр, который...

Номер патента: 1319039

Опубликовано: 23.06.1987

Авторы: Егоров, Потапов, Шакиров

МПК: G06F 13/00

Метки: многоблочной, памятью, процессора, сопряжения

...ячейки памяти и Формирует сигнал СИА. Старшие разряды адреса поступают на вход дешифратора 2 сегмента всех устройств 1сопряжения, подключенных к данному процессору. Сигнал СИА поступает на управляющий вход дешифратора 2 сегмента всех устройств 1 сопряжения.С приходом сигнала СИА дешифраторы 2 сегмента каждого устройства 1 сопряжения, подключенного к данному процессору, дешифрируют старшие разряды адреса, поступающие на их входы, Дешифратор 2 сегмента, которому соот О ветствует установленный адрес настарших разрядах адреса, выдает управляющий единичный сигнал на первый вход элемента И 10 и на нулевой вход триггера 11, Если на линии системной 15 шины 14 блокировки установлен нуль, т.е. данный блок памяти уже захвачендругим процессором,...

Номер патента: 1319102

Опубликовано: 23.06.1987

Автор: Рассадин

МПК: G05B 23/02, H01H 11/04, H01H 49/00 ...

Метки: импульсных, магнитной, памятью, параметров, реле, срабатывания

...контактной системы является замкнутое состояние при конечном зазоре б . Это случай устойчивого срабатывания.При более низком уровне остаточной намагниченности элемента памяти, который достигается, например, при меньшей, чем в первом случае, амплитуде импульса, электромагнитная характеристика (кривая 10) имеет две точки пересечения б, и 5," с механической противодействующей характеристикой 9, а вместе с тем имеются два устойчивых состояния контактной системы соответственно при величинах зазора 8 и 5. Будучи приведенной в замкнутое сотояние, при отсутствии в режиме запоминания значительных механических нагрузок контактная система сохраняет функцию памяти, так как Г(1 )Г(Б ). Но, если в результате внешних механических воздействий в...

Номер патента: 1319103

Опубликовано: 23.06.1987

Автор: Рассадин

МПК: G05B 23/02, H01H 11/04, H01H 49/00 ...

Метки: импульсных, магнитной, памятью, параметров, реле, срабатывания

...подачей в обмотки 7 отпускания импульсов тока, достаточных для его насыщения.Срабатывание реле в зависимости от уровня остаточной намагниченности элемента памяти, который определяется амплитудой (МДС), а также длительностью и формой импульса тока управления, может проис ходить при двух соотношениях электромагнитной Г, (8) и механической противодействующей Р( 5) характеристик, где о - величина зазора между контактами геркона. Так, например, электромагнитная характеристика 8 (фиг. 2) всюду проходит выше механической противодействующей характеристики 9, и поэтому единственным устойчивым состоянием контактной системы является замкнутое состояние при конечном зазоре ок . Характеристика 8 соответствует устойчивому срабатыванию реле, так...

Номер патента: 1322296

Опубликовано: 07.07.1987

Авторы: Левков, Меховской, Супрун, Сычев

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...ЦВМ,8Продолжение тдпл.3 0011 0100 Таблица 21 О 0101 верхопе рвая половина 10 10 011 100 01 001 -110 011 - 110 0 000 01 0010 1101 0100 - 1110 0110 -1111 01 111011 1111 Элементы 39 и 40 блоков 16 и 17 признаков обращения к сверхоператив" ной памяти предназначены для формирования сигналов разрешения обращения к первой и второй половинам сверхоперативной памяти в режимах преббразования адресов мультиплексорами 14 и 15 (передача кодов адресов через четвертые группы информационных входов мультиплексоров 14 и 15), При этом элемент И-НЕ 39 блока 16 (17) вырабатывает упомянутый сигнал (низкого уровня), если четвертый младщий разряд счетчика 8 (9) имеет единичное значение, а элемент И-НЕ 40 - если нулевое значение (высокий сигнал на выходе...

Номер патента: 1322298

Опубликовано: 07.07.1987

Авторы: Егорова, Карпейчик, Пронин, Цесин

МПК: G06F 13/00

Метки: ввода-вывода, каналов, оперативной, памятью, сопряжения

...9 формирования кода модификации по значению младших разрядов адреса данных, полученному от блока 7, и значению разрядов счета данных, полученному от коммутатора 2, вырабатывается код модификации. Код модификации выдается иэ блока 9 на выход 27 устройства и используется для модификации адреса данных и счета байтов, Эта модификация для встроенных каналов обычно выполняется н процессоре, для автономных каналов может выполнятьсян каналах.В блоке 9 младшие разряды адреса данных со связей 93-95 подаются на информационные входы дешифратора 29, младшие разряды счета со связей 68- 70 подаются на информационные входы дешифратора 30. Управление дешифратором 30 производит разряд счета, поступающий по связи 71. При счете больше или равном 8 сигнал со...

Номер патента: 1325494

Опубликовано: 23.07.1987

Авторы: Бессмертный, Жижин

МПК: G06F 13/00

Метки: информацией, обменом, памятью, процессора

...18, который возникает при единичном потенциале наинверсном выходе триггера 24, Записьи считывание информации в блоках 3и 4 происходит без взаимоисключения.Если в процессе работы поступаетинформация об искажении достовернос 132549455 ти информации от блока контроля, тоэтот сигнал можно использовать дляперевода блока 3 или 4 в работу порезервной зоне, которая подключаетсяк работе сменой потенциала на входе А н . Смена потенциала может производиться вручную с помощью переключателей 27 и 28. Формула изобретения 1. Устройство для управления обменом информацией процессора с памятью, содержащее блок управления, генератор импульсов и распределитель, причем с первого по четвертый выходы распределителя импульсов подключены к входам...

Номер патента: 1327113

Опубликовано: 30.07.1987

Авторы: Борисов, Горелов, Токарев, Чикало

МПК: G06F 12/08

Метки: виртуальной, памятью

...группу 166 элементов И и коммутатор 167.Компаратор 139 (фиг.6) содержитэлемент ИЛИ-НЕ 168 и в каждом разряде элемент ИСКЛЮЧАЮЩЕЕ ИЛИ 169,Узел 149 приоритета (фиг. 12) бло"ка 9 управления замещением содержитэлементы И 170 и элементы ИЛИ 171.Формирователи 161 и 162 (фиг. 4)содержат элементы ИЛИ 172 (предполагается, что устройство содержит дваблока памяти страниц),Блок 6 местного управления (фиг.7)содержит второй - седьмой 173 - 178,тринадцатый - пятнадцатый 179 - 181,восьмой - двенадцатый 182 - 186 ипервый 187 элементы И и шестой 88,пятый 189, первый - четвертый 190 -193 элементы ИПИ и триггеры 94 и 195.Устройство для управления вир.туальной памятью работает следующимобразом.Режимы работы устройства определяются путем возбуждения...

Номер патента: 822681

Опубликовано: 15.08.1987

Авторы: Квашнин, Кузнецов, Малютин, Пелипенко, Филиппов, Шпуга

МПК: G11C 13/04

Метки: оптико-электронный, памятью

...входящих в состав ЭВМ, или автономных устройств. Управление микросхемой при этом осуществляется посредством электрических сигналов.Интегральные микросхемы памяти 45 динамического типа представляют собой набор ячеек памяти, каждая из которых служит для хранения одного бита информации, со схемами адресации и управления записью, регенерацией и счи Отыванием информации, выполненными на одной подложке. Ячейки памяти расположены на подложке в виде матрицы Количество ячеек, например в микросхеме 565 РУ 1, составляет 4096. Размер подложки примерно 4 х 4 мп, Каждая 1 2ячейка памяти состоит из нескольких (2-х или 3-х) МОП транзисторов. На емкости затвора одного из транзисторов осуществляется запоминание информаций, другие транзисторы служат для...

Номер патента: 1343419

Опубликовано: 07.10.1987

Авторы: Ефимов, Зарецкий, Мазаник, Неффа

МПК: G06F 13/00

Метки: внешней, обменом, памятью

...для управления обменом с внешней памятью, содержащее первый, второй коммутаторы, блок элементов ИЛИ, первый, второй блоки элементов И, первьщ, второй блоки регистров, первый регистр, группу блоков элементов ИЛИ, триггер, первый, второй элементы И, элемент ИЛИ,причем вход значения максимального адреса внешней памяти устройства подключен к входу первого регистра, выходы блоков элементов И первой группы подключены к первым входам блоков элементов ИЛИ группы, вторые входы которых подключены к выходам блоков элементов И второй группы, выходы первого, второго блоков регистров подключены соответственно к первой и второй группам информационных входов первого коммутатора, о т л и ч а ю щ е е с я тем, что, с целью сокращения среднего времени...

Номер патента: 1345203

Опубликовано: 15.10.1987

Авторы: Баранов, Веселухин, Кремез, Орлов, Пехтерев, Роздобара, Хамицкий

МПК: G01F 13/00

Метки: памятью, процессора, сопряжения

...выходеэлемента 10 сравнения Формируетсясигнал разрешеция формирования управляющих сигналов ВКО, ВК 1 и СИП, поступающий в элементы выборки 12 и моделирования 13 цикла обращения. Врезультате на выходах элемента 13 "Задержка чтения" (ЗЛ Чт) и "Задержказаписи" (ЗЛ Зп) устанавливается низкий уровень напряжения (разряжаются 20емкости цепочек К,С и Н С ) . Кодномера модуля ОЗУ поступает по ША13-152 из регистра 4 адреса ца входы дешифратора 2 и устанавливает ну 2 члевой сигнал на соответствующем адре-суемому модулю выходе дешифраторя.После этого процессор снимает адресс магистрали "Общая шина",При считывании данных из модуляОЗУ (цикл "Ввод" на фиг, 5) процессор 30устанавливает нулевой сигнал на шине(Зп = 0), Данный сигнал, поступая вблок 1,...

Номер патента: 1348860

Опубликовано: 30.10.1987

Авторы: Аверин, Адонин, Гоенко, Есионов, Лискин, Майстренко, Путятин

МПК: G06F 12/00, G06T 1/60

Метки: видеоинформации, памятью

...вход 13 устройстна подается сигнал 1которьп разрешает запись входной информации во второй блок 3 входных регистров и считывание данных иэ первого блока 2 входпх регистров, За время Т(фиг.б) аналогично Описаному осушестнляе гся второй цикл трехстороннего Обмена. Далее работа запоминающего устройства повторяется.Для того, чтобы устройство обработки могло записать или считать одповременно восемь элементов строки или столбца кадра, каждьп из любых восьми последовательно расположенных элементов должен находитьгя н одном из модулей 59 - 66 памяти, Осуществляется это следующим образом, Сигнал с первого адресного входа 11 устройства поступает на входы 43 - 50 выбора кристалла регистров 27 - 34 или 35 - 42, последовательно разрешая запись...

Номер патента: 1352496

Опубликовано: 15.11.1987

Авторы: Андреева, Бородин

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...в соответствии с картиной дефектов регистров хранения ЦМДмикросборки. Предположим, что первыйрегистр хранения в 1-й ЦМД-микросборке бездефектен, а во 2-й - дефектен.Тогда на первом такте из блока 8 памяти карты годности будет считанослово, содержащее 1 и О соответственно в первом и втором разряде. Логическая 1 первого разряда, во-первыхразрешит передачу информационного бита в ЦМД-микросборку, а во-вторыхразрешит прохождение очередного синхроимпульса через элемент И 3 и далее 40через элемент ИЛИ 4 изменит содержимое счетчика 5, а, следовательно, вследующем такте информация из блока6 памяти будет выбираться из следующей ячейки и записываться во второй 45регистр хранения (если он бездефектен), Логический О второго разрядаслова,...

Номер патента: 1357966

Опубликовано: 07.12.1987

Авторы: Андреева, Бородин

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...в ЦМД ЗУ ужечастотой его работы, которая в де"сятки раз меньше частоты работы процессора, 135796650 В режиме считывания информации необходимо .принять информацию от ЦМД-микросборок и освободить ее от "неинформационных" нулей. Поскольку в общем случае адреса дефектных регистров хранения в различных микро- сборках не совпадают, то осуществляется общая задержка на 23 такта для выравнивания разрядов одного словаПри считывании устройство работает так же, как и при записи, только прием информации в регистрах 2 осуществляется с последнего (справа) разряда, а "1" в регистрах 1 сдвигается слева направо. Если первые 22 регистра хранения в 1-й ЦМД-микро- сборке оказываются дефектными, то через 23 такта информация начинает поступать с выхода...

Номер патента: 1357967

Опубликовано: 07.12.1987

Авторы: Андреева, Бородин

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...процессором и ЦМД ЗУ, поскольку полупроводниковое ЗУ имеет в 10-15 раз большее быстродействие, чемсовременные ЦМД ЗУ. Для этого необходимо иметь возможность подавать навход 15 различную по частоте синхросерию, Если время считывания с блока21 существенно, то синхроимпульсы,поступающие на соответствующие входыЦМД ЗУ, должны быть задержаны относительно импульсов, поступающих по шине 15.В режиме считывания из ЦМД ЗУ необходимо принять информацию из ЦМДмикросборок и освободить ее от нулей, 15соответствующих адресам дефектных регистров хранения в соответствующеймикросборке ЦМД ЗУ. Поскольку в общем случае адреса дефектных регистров в различных микросборках не совпадают, то приходится для выравнивания разрядов одного слова осуществить...

Номер патента: 1357968

Опубликовано: 07.12.1987

Авторы: Андреева, Бородин

МПК: G06F 13/00

Метки: памятью, процессора, сопряжения

...вЦМД ЗУ на вход 17 подают сигнал вклю чения блока 12, а на вход 16 - логическую "1", Поскольку "1" в режиме записи в регистрах 1 записана в последнем (справа) разряде, то информа" ция, принимаемая от процессора в последний ("права) разряд регистров 2, через блок элементов И 22 и элемент ИЛИ 21 поступает на элемент И 5, Если регистр хранения " -го ЦМД-микро- сборки бездефектен, то соответствую 13579 б 835 40 45 55 23 такта. Устройство работает так же, как и при записи, за исключением того, что первоначально логическая 1" в регистрах 1 заносится в первый (справа) разряд, а при каждом чтении из дефектного регистра хранения, эта "1" сдвигается влево.При использовании блока 25 памяти информация первоначально заносится в него, а затем быстро...

Номер патента: 1361563

Опубликовано: 23.12.1987

Авторы: Гамзаев, Гусейнов, Насруллаев, Эфендиев

МПК: G06F 12/06

Метки: памятью

...каждого адресавозбуждается только по одному выходу формирователей 3 и 4 адресного тока по первой и второйкоординате, Если в процессеотладки программы появляется необходимость изменить содержимоекаких-то,зон памяти блока 1 постоянной памяти информацией, хранящейсяв блоке 12 оперативной памяти, то необходимо до запуска данной программызамкнуть вручную коммутационные элементы 5 и 6 в группах, соответствующимэтим зонам, Затем производится началь 4ный запуск отлаживаемой программы.Сйгналы с выходов формирователей 3и 4 адресного тока по первой и второй координате (при обращении кподъемной зоне) поступают на входыэлемента И 7, при этом цепи выборкигруппы матриц будут зашунтированызначительно меньшим внутренним сопротивлением элемента И 7. В...