Устройство сопряжения процессора с памятью

ОЮЗ СОВЕТСНИХ ОЦИАЛИСТИЧЕСНИХРЕСПУБЛИН А 1(дц 4 С 06 Р 13/О ИЙ ОБРЕЕНИЯ ОПИСАН Н АВТОРСКОМ ВИДЕТЕЛЬСТ(54) УСТРОЙСТВО СОПРЯЖЕНИЯ ПРОЦРА С ПАМЯТЫО(57) Изобретение относится к обвычислительной техники и может етический инсти 4. ласт быть ГОСУДАРСТВЕННЫЙ НОМИТЕТ ССС ПО ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫ.8013579 использовано в устройствах управления обменом процессора с памятью.Целью изобретения является повьппениедостоверности функционирования ибыстродействия. Устройство содержитсдвиговые регистры 1, 2 групп, элементы И 3, 4, 5, 20 групп, счетчик6, блок 22 памяти, формирователь 8импульсов, двунаправленный коммутатор 11, коммутатор 9, элемент НЕ 10,элементы ИЛИ 21 группы, группу 7 блоков памяти. Цель изобретения достигается за счет введения режимов ускоренного считывания информации и обхода неисправных ячеек .памяти. 1 з,п.ф-лы, 1 ил.Изобретение относится к вычислительной технике, а именно к устройствам для управления обменом информацией, и может быть использовано приорганизации обмена информацией междуразлйчными блоками вычислительныхсистем.Целью изобретения является повыше ние достоверности функционированияи повышение быстродействия.На чертеже представлена функциональная схема предлагаемого устройства.Устройство содержит сдвиговые регистры первой 1 и второй 2 групп,элементы И первой 3, второй 4, третьей 5 групп, счетчик 6, блоки 7 памяти группы, формирователь 8 импульсов, коммутатор 9, элемент НЕ 10,двунаправленный коммутатор 11, информационные входы-выходы 12 вход 13начальной установки, вход 14 тактовых импульсов, вход 15 управлениярежимом обмена, вход 16 разрешенияработы, информационные входы 17 и информационные выходы 18, вход 19 управления приемом информации, элементы И 20 четвертой группы, элементыИЛИ 21 группы, блок 22 памяти и второй вход 23 управления режимом обмена,Устройство работает следующим образом,Блоки 7 памяти группы реагйэованына ПЛМ (далее ПЛМ 7).Пусть имеется ЗУ на цилиндрических магнитных доменах (ЦМД ЗУ), состоящее более чем из одной микросборки. Каждая микросборка типа К 1602 РЦ 2имеет 282 регистра хранения, причем260 иэ них основные, а 22 резервные,предназначенные для замены основныхдефектных регистров. В соответствиис организацией ЦМД ЗУ устройство управления содержит 23-х разрядные регистры 2 группы, Количество регистров в группе определяется количеством параллельно работающих ЦМД-микросборок. Информация о наличии и местоположении дефектов каждой микросборки хранится в блоке 7 памяти, причемкаждый разряд блока соответствует одной ЦМД-микросборке, а его содержимое определяет годность "1" или дефектность ",0", регистров храненияэтой микросборки.В режиме начальных установок навходе 16 устанавливают режим работы:101520 25 30 35 логическая 1 - запись в ЦМД ЗУ, логический "0" - считывание из ЦМД ЗУ, на вход 19 подают сигнал параллельного занесения информации в первый (справа).разряд регистра 1 при записи и в последний (справа) разряд регистра 1 при чтении. Кроме того, устанавливают режим сдвига регистра 1вправо при считывании и влево - при записи. На Вод 13 подают сигнал начальной установки, по окончании которого счетчик 6 и регистры 2 обнуляются, а в регистры 1 заносится единица.В режиме записи информации вЦМД ЗУ по входу 16 запускается блок11, а на вход 15 подают логическую "1", что обеспечивает передачу инФормации с входов 12 через коммутатор 9 на входы регистров 2 группы. Поскольку логическая "1" записана в пезом (справа) разряде регистров 1, то информация принимается только в первый (справа) разряд регистров 2, Если регистр хранения д-й ЦМД-микро- сборки бездефектей, то на прямом выходе х-й ПЛМ "1", и информация из первого разряда регистра 2 через элемент И 5 поступает на запись в блок 22 памяти. По окончании тактово.- го импульса содержимое регистра 2 сдвигается на один разряд вправо. Если регистр хранения -й ЩЩ-микро- сборки дефектен, информация из регистра 2 в блок 22 памяти не поступает но при этом в него записывается "неинформационный" ноль), сдвигасодержимого регистра 2 не производится. Кроме того, единицей с инверсного выхода -й ПЛМ осуществляетсясдвиг "1" из первого (справа) разря"да регистра 1 во второй разряд, следовательно, информация в следующемтакте принимается уже во второй разряд регистра 2,Таким образом, осуществляется преобразование информации, поступающейот процессора, в соответствии с картой годности ЦМД-.микросборок. В ре 50 зультате формируется поток, разрядыкоторого содержат "неинформационные" нули в позициях, соответствующих дефектным регистрам хранения.После того, как информация принята от процессора в блок 22 памяти, она переписывается в ЦМД ЗУ ужечастотой его работы, которая в де"сятки раз меньше частоты работы процессора, 135796650 В режиме считывания информации необходимо .принять информацию от ЦМД-микросборок и освободить ее от "неинформационных" нулей. Поскольку в общем случае адреса дефектных регистров хранения в различных микро- сборках не совпадают, то осуществляется общая задержка на 23 такта для выравнивания разрядов одного словаПри считывании устройство работает так же, как и при записи, только прием информации в регистрах 2 осуществляется с последнего (справа) разряда, а "1" в регистрах 1 сдвигается слева направо. Если первые 22 регистра хранения в 1-й ЦМД-микро- сборке оказываются дефектными, то через 23 такта информация начинает поступать с выхода регистра 2 через элемент И 20 и ИЛИ 21 в блок 22 памяти. Если в микросборке нет ни одного дефектного регистра, то вся информация, принимаемая от ЦМД ЗУ, поступает через последний разряд регистра 2, и, пройдя его, записываться в блок 22 памяти. Поскольку в течение первых 23-х тактов в этот блок записывались нули, то для сокращения временных потерь перекачку информации в процессор можно начать с 24-го адреса блока 22, Установка, режима в блоке 22 осуществляется по входу 23. формула изобретения 1. Устройство сопряжения процессора с памятью, содержащее первую и вторую группы сдвиговых регистров, первую, вторую, третью группы элементов И, счетчик, формирователь импульсов, выход которого соединен с первым входом каждого элемента И первой и второй групп, вход начальной установки каждого сдвигового регистра первой и второй групп соединен с входом начальной установки счетчика и является входом начальной установки устройства, вход формирователя импульсов соединен со счетным входом счетчика и является входом тактовых импульсов устройства, выход каждого элемента И первой группы соединен с синхровходом соответствующего сдвигового регистра первой группы, выход каждого элемента И второй группы соединен с синхровходом соответствующего сдвигового регистра второй группы, выход К-го регистра первой группы соединен с вторым информационным входом К-го регистра второй группы, К = 1, М, где М - разрядность памяти, выходы элементов И третьей группы являются информационными выходами устройства, а первый вход каждого элемента И третьей группы соединен с выходом соответствующего сдвигового регистра второй группы, о т л и " ч а ю щ е е с я тем, что, с целью повышения достоверности Функционирования, оно дополнительно содержит группы блоков памяти, коммутатор, эле мент НЕ, двунаправленный коммутатор,информационные входы-выходы которого являются информационными входами- выходами устройства, первая группа информационных входов коммутатора является информационными входами устройства, вторая группа информационных входов коммутатора соединена с выходами двунаправленного коммутатора, вход управления режимом которо го соединен с управляющим входом коммутатора, входом элемента НЕ, первым информационным входом каждого из сдвигового регистра первой группы и является первым входом управления З 0 режимом обмена устройства, стробирующий вход двунаправленного коммутатора является входом разрешения работы .устройства, выход элемента НЕ соединен с вторым информационным входом каждого сдвигового регистра первой группы, каждый выход коммутатора соединен с первым информационным входом соответствующего сдвигового регистра второй группы, информационные входы 40 двунаправленного коммутатора соединены с выходами сдвиговых регистров второй группы, входы управления приемом информации каждого сдвигового регистра первой группы являются входа ми управления приемом информации устройства, второй вход каждого элемента И первой группы соединен с инверсным выходом соответствующего блокапамяти группы, вторые входы каждого элемента И второй и третьей групп соединены с прямым выходом соответст"вующего блока памяти группы, адресные входы блоков памяти группы подключены к выходам счетчика. 55 2Устройство по п.1, о т л и -ч а ю щ е е с я тем, что, с цельюповьппения быстродействия, оно дополнительно содержит четвертую группуэлементов И, группу ИЛИ и блок памя1357966 Составитель М.СилинТехред Л.Сердюкова Корректор М.Максимишинец Редактор О.Головач Заказ 6000/50 Тираж 671 Подписное ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д. 4/5Производственно-полиграфическое предприятие, г. Ужгород, ул. Проектная, ч ти, выходы которого являются информационными выходами устройства и соединены с информационными входами двунаправленного коммутатора, адресныевходы блока памяти соединены с выходами счетчика, вход выборки блокапамяти соединен с входом тактовых импульсов устройства, вход чтения записи блока памяти является вторым входом управления режимом обмена устройства, первый вход каждого из элементов И четвертой группы соединенс первым входом управления режимом Обмена устройства, второй вход каждого элемента И четвертой группы соеди-, нен с выходом соответствующего сдвигового регистра втоРой группы, пер вый вход каждого элемента ИЛИ группы соединен с выходом соответствующего элемента И третьей группы, а второй вход каждого элемента ИЛИ группы сое динен с выходом соответствующего элемента И четвертой группы, выход каждого элемента ИЛИ группы соединен с соответствующим информационным входом блока памяти.