Устройство для управления памятью

(57) Изобретенительной технике зовано при разр ПРАВЛЕНИЯ ПАОСУДАРСТВЕННЫЙ КОМИТЕТ СССР О ДЕЛАМ ИЗОБРЕТЕНИЙ И ОТНРЫТ двтоескомм свидетельств(71) Специальное конструкторскоебюро "Кибернетика" с опытным проиводством Института кибернетикиАН АЗССР(53) 681.325 (088,8)156) Авторское свидетельство СССРУ 429107, кл. 6 06 Г 11/00, 1976.Авторское свидетельство СССР9 943726, кл. С 06 Г 9/06, 1979. относится к вычисли и может быть испольботке вычислительных машин в качестве блоков памяти команд В которых используются постоянные блоки памяти. Цель изобретения -упрощение устройства. Изобретение по .зволяет оперативно подменять зонудолговременной памяти зонами оперативной памяти. Устройство содержитблок 1 постоянной памяти, включающий группу матриц 2, количество которых определяется разрядностью блока 1 постоянной памяти, формирователь 3 адресного тока по первой координате (х), формирователь 4 адресного тока по второй координате (у),коммутационные элементы 5 первойгруппы, коммутационные элементы 6второй группы, элемент И 7, элементИЛИ 8, регистр 9 команд, дешифратор10 команд, коммутатор 11 и блок 12оперативной памяти. 1 ил,1361563 На чертеже условно показано только два выхода дешифратора 10 команд, 45 Первый из них осуществляет управление коммутатором 11, а второй осуществляет выработку сигнала обращения к памяти. Под действием первого сигнала коммутатор 11 осуществляет 50 подключение сигнала обращения на своем информационном входе либо к блоку 1 постоянной памяти, либо к блоку 12 оперативной памяти. Все остальные сигналы (признак записи, считывания и адрес), необходимые для работы блока 1 постоянной памяти и блока 12 оперативной памяти, также поступают через коммутатор 11 (не показаны). Изобретение относится к вычислительной технике и может быть использовано при разработке вычислительных машин в качестве блоков памяти ко 5 манд, в которых используются постоянные (шитые) блоки памяти.Целью изобретения является упрощение устройства.На чертеже представлена блок-схе ма устройства для управления памятью.Устройствосодержит блок 1 пос" тоянной памяти, включающий группу матриц запоминающих элементов 2, количество которых определяется разряд ностью блока 1, формирователь 3 ад-. ресного тока по первой координате х, формирователь 4 адресного тока по второй координате у, коммутационные элементы 5 первой группы, коммутациоиные.элементы 6.второй группы, элемент И 7, элемент ИЛИ 8, регистр 9 команд, дешифратор 10 команд, коммутатор 11 .и блок 12 оперативной памяти.Формирователи 3 и 4 адресных то ков по первой и второй координатам предназначены для дешифрации соответствующей составляющей адреса и выработки соответствующего тока считывания. Аналогичные блоки постоянной 30 памяти широко применяются и структура их известна.Каждый выход формирователя адресного тока по первой координате подключен к выходу соответствующегоь коммутационного элемента 5 первой группы коммутационных элементов. Коммутационным элементом может быть либо дополнительный выключатель, либо штеккер с гнездом, либо два контакта, 40 которые могут быть подключены между собой с помощью перемычки. Устройство работает следующим образом.В режиме работы с блоком 1 постоянной памяти каждой зоне постоянной памяти (одна зона состоит из16-и ячеек) ставятся в соответствиедва коммутационных элемента 5 и 6 поодному из групп. Количество коммутационных элементов равно количествузон блока 1 долговременной памяти.По сигналу начальной установки коммутатор 11 осуществляет подключение вто-рого своего входа к блоку 1 независи-,мо от состояния коммутационных элементов первой 5 и второй 6 групп,т.е. сигнал обращения с второго выхода коммутатора 11 поступает на управляющий вход блока 1, По этому управляющему сигналу на формирователи 3 и4 адресного тока по первой и второйкоординате принимается адрес и запускается временная диаграмма работы блока 1. Для каждого адресавозбуждается только по одному выходу формирователей 3 и 4 адресного тока по первой и второйкоординате, Если в процессеотладки программы появляется необходимость изменить содержимоекаких-то,зон памяти блока 1 постоянной памяти информацией, хранящейсяв блоке 12 оперативной памяти, то необходимо до запуска данной программызамкнуть вручную коммутационные элементы 5 и 6 в группах, соответствующимэтим зонам, Затем производится началь 4ный запуск отлаживаемой программы.Сйгналы с выходов формирователей 3и 4 адресного тока по первой и второй координате (при обращении кподъемной зоне) поступают на входыэлемента И 7, при этом цепи выборкигруппы матриц будут зашунтированызначительно меньшим внутренним сопротивлением элемента И 7. В результате вместо кода команды, хранящейсяв блоке 1 долговременной памяти 1по адресу А, на регистре 9 командчерез второй вход элемента ИЛИ 8 свыхода элемента И 7 устанавливаетсянекоторый специальный условный код(например "все единицы"), сигнализирующий о том, что команда, хранящаяся в блоке 1 по адресу А , теперьдолжна быть вьюрана из блока 12 оперативной памяти,Код операции все единицы присваивается команде безусловного пе1361563 5 1 О Составитель Е.УстиновТехред А.Кравчук Редактор В,БУгРенкова Корректор А.Зимокосов Заказ 6292/49 Тираж 671 ВНИИПИ Государственного комитета СССР по делам изобретений и открытий 113035, Москва, Ж, Раушская наб., д, 4/5Подписное Производственно-полиграфическое предприятие, г,ужгород, ул.Проектная, 4 рехода к программной процедуре замены выбора команд из блока 1 постоянной памяти на выбор их из блока 12оперативной памяти,Программная процедура замены выбора команд из блока 1 на выбор ихиз блока 12 (назовем, такую процедуруподменой зон) заключается в следующем.В блок 12 оперативной памяти записывается адрес подменяемой командысостояния управляющих триггеров иосновных регистров, необходимых дляпродолжения вычислительного процесса,Осуществляется переход к подпрограмме, например "все единицы", которая по адресу заменяемой зоны определяет адреса соответствующей эоны блока 12 оперативной памяти. В эту зону с заранее подготовленного носителя заносятся новые команды (это могут быть целые программы, которые должны быть выполнены вместо команд, расположенных в блоке 1 долговременной памяти). И далее по команде безусловной передачи управления передается управление по адресу вновь введенной зоны. Эта команда, кроме передачи управления по адресу, осуществляет управляющее воздействие на коммутатор 11, который подключает сигнал обращения к памяти (первый вход коммутатора) к первому выходу коммутатора 11, Это переключение дает возможность вместо обращения к блоку 1 обращаться к блоку 12, При этом считанная информация с блока 12 оперативной памяти через третий вход элемента ИЛИ 8 поступает на регистр 9 команд, содержимое которого дешифрируется дешифратором 10 команд. Выполнение участка программы, расположенного в блоке 12 оперативной памяти, заканчивается командой передачи управления по адресу, записанному при организации процесса обмена, и кроме передачи управления должнаосуществить выработку управляющеговоздействия, под действием которогокоммутатор 11 переходит в исходноесостояние, при котором сигнал обращения к памяти на втором входе коммутатора 1 подключен к второму выходу коммутатора 11, При этом сигналс выхода дешифратора О команд, соответствующий этой команде переключения, поступает на второй вход коммутатора 11,формула изобретения Устройство для управления памятью, содержащее блок оперативной памяти, элемент И и блок постоянной памяти, о т л и ч а ю щ е е с я тем, что, с целью упрощения устройства, в него введены элемент ИЛИ, две группы коммутационных элементов и коммутатор, выходы адреса выборки по первой и второй координате блока постоянной памяти подключены к информационным входам коммутационных элементов первой и второй групп соответственно, информационные выходы первой и второй групп коммутационных элементов соответственно объединены и подключены к первому и второму входам элемента И, выход которого подключен к первому входу элемента ИЛИ, информационный выход блока постоянной памяти подключен к второму входу элемента ИЛИ, выход которого является информационным выходом устройства, входы выбора блока памяти и задания адреса устройства подключены соответственно к управляющему и информационному входам коммутатора, первый и второй выходы которого подключены к адресным вхо 20 25 30 35 40 дам блока оперативной памяти и блока постоянной памяти соответственно, информационный выход блока оперативной памяти подключен к третьему входу элемента ИЛИ,